Chương 5: VI MẠCH ĐIỀU KHIỂN TRONG MÁY VI TÍNH PC

Trang chủ » Bảng Mạch 8254 » Chương 5: VI MẠCH ĐIỀU KHIỂN TRONG MÁY VI TÍNH PC

Có thể bạn quan tâm

OPTADS360 intTypePromotion=1 zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn tailieu.vn NÂNG CẤP Đăng Nhập | Đăng Ký Chủ đề »
  • Phần cứng máy tính
  • Linh kiện máy tính
  • Kiến trúc máy tính
  • Lịch sử máy tính
  • HOT
    • LV.11: Bộ Luận Văn Tốt Nghiệp Chuyên...
    • CEO.27: Bộ Tài Liệu Dành Cho StartUp...
    • CEO.29: Bộ Tài Liệu Hệ Thống Quản Trị...
    • LV.26: Bộ 320 Luận Văn Thạc Sĩ Y...
    • CMO.03: Bộ Tài Liệu Hệ Thống Quản Trị...
    • FORM.08: Bộ 130+ Biểu Mẫu Thống Kê...
    • FORM.07: Bộ 125+ Biểu Mẫu Báo Cáo...
    • FORM.04: Bộ 240+ Biểu Mẫu Chứng Từ Kế...
    • CEO.24: Bộ 240+ Tài Liệu Quản Trị Rủi...
    TL.01: Bộ Tiểu Luận Triết Học
TUYỂN SINH YOMEDIA ADSENSE Trang Chủ » Công Nghệ Thông Tin » Phần cứng Chương 5: VI MẠCH ĐIỀU KHIỂN TRONG MÁY VI TÍNH PC

Chia sẻ: Nguyen Van Trong | Ngày: | Loại File: PDF | Số trang:36

Thêm vào BST Báo xấu 439 lượt xem 43 download Download Vui lòng tải xuống để xem tài liệu đầy đủ

Vi mạch điều khiển trong máy tính XT/AT II. Vi mạch điều khiển trong máy tính PC hiện đại. I. I. Vi mạch điều khiển trong máy tính XT/AT 1. Vi mạch định thời lập trình được PIT/8253, PIT/8254 2. Vi mạch giao diện ngoại vi lập trình được 8255 3. Vi mạch điều khiển ngắt lập trình được 8259A 4. Vi mạch điều khiển truy nhập bộ nhớ trực tiếp DMAC 8237 I. Vi mạch điều khiển trong máy tính XT/AT Vi mạch định thời lập trình được (Programmable Interval Timer) PIT/8253, PIT/8254: • Là một vi mạch phụ rất...

AMBIENT/ Chủ đề:
  • cấu trúc máy tính
  • thiết bị ngoại vi
  • Biểu diễn thông tin
  • phần cứng máy tính
  • Vi mạch điều khiển
  • bộ nhớ máy tính thiết bị vào ra

Bình luận(0) Đăng nhập để gửi bình luận!

Đăng nhập để gửi bình luận! Lưu

Nội dung Text: Chương 5: VI MẠCH ĐIỀU KHIỂN TRONG MÁY VI TÍNH PC

  1. 5/14/2013 Chương 5: VI MẠCH ĐIỀU KHIỂN TRONG MÁY VI TÍNH PC Phạm Văn Thành Nội dung I. Vi mạch điều khiển trong máy tính XT/AT II. Vi mạch điều khiển trong máy tính PC hiện đại. 2 1
  2. 5/14/2013 Nội dung I. Vi mạch điều khiển trong máy tính XT/AT II. Vi mạch điều khiển trong máy tính PC hiện đại. 3 I. Vi mạch điều khiển trong máy tính XT/AT 1. Vi mạch định thời lập trình được PIT/8253, PIT/8254 2. Vi mạch giao diện ngoại vi lập trình được 8255 3. Vi mạch điều khiển ngắt lập trình được 8259A 4. Vi mạch điều khiển truy nhập bộ nhớ trực tiếp DMAC 8237 4 2
  3. 5/14/2013 I. Vi mạch điều khiển trong máy tính XT/AT Vi mạch định thời lập trình được (Programmable Interval Timer) PIT/8253, PIT/8254: • Là một vi mạch phụ rất quan trong trong các thế hệ vi xử lý của Intel. • Có thể đáp ứng được các yêu cầu ứng dụng khác nhau trong hệ vi xử lý: đếm thời gian, đếm sự kiện, đếm tần số, tạo ra dãy xung, .v.v. • Có ba bộ đếm 16 bit và một thanh ghi điều khiển (8254). • Các đường A0 và A1 định địa chỉ 3 bộ đếm và thanh ghi điều khiển. 5 Vi mạch định thời lập trình được I. Vi mạch điều khiển PIT/8253, PIT/8254 trong máy tính XT/AT • Các địa chỉ cổng cứng của vi mạch này trong máy vi tính cá nhân: 040h: bộ đếm 0 041h: bộ đếm 1 042h: bộ đếm 2 043h: Thanh ghi điều khiển: xác định chế độ làm việc cho hệ thống • Nội dung ban đầu của ba bộ đếm đều có thể lập trình từ CPU để thay đổi. • Có thể điều khiển được hoạt động của các bộ đếm bằng tín hiệu từ bên ngoài thông qua chân cổng (gate) để cho phép bắt đầu đếm (gate =1) hay để buộc kết thúc quá trình đếm (gate =0). 6 3
  4. 5/14/2013 Vi mạch định thời lập trình được I. Vi mạch điều khiển PIT/8253, PIT/8254 trong máy tính XT/AT Sơ đồ khối của 8253/8254: 7 Vi mạch định thời lập trình được I. Vi mạch điều khiển PIT/8253, PIT/8254 trong máy tính XT/AT Sơ đồ khối của 8253/8254: A1 A0 Chức năng 0 0 Chọn bộ đếm 0 0 1 Chọn bộ đếm 1 1 0 Chọn bộ đếm 2 1 1 Chọn thanh ghi điều khiển 8 4
  5. 5/14/2013 Vi mạch định thời lập trình được I. Vi mạch điều khiển PIT/8253, PIT/8254 trong máy tính XT/AT Sơ đồ khối của 8253/8254: Bảng chức năng theo các cửa vào điều khiển như sau : A1 A0 R W CS 0 0 0 1 0 Đọc ra từ bộ đếm 0 0 1 0 1 0 Đọc ra từ bộ đếm 1 1 0 0 1 0 Đọc ra từ bộ đếm 2 0 0 1 0 0 Nạp vào bộ đếm 0 bằng từ xuất phát 0 1 1 0 0 Nạp vào bộ đếm 1 bằng từ xuất phát 1 0 1 0 0 Nạp vào bộ đếm 2 bằng từ xuất phát 1 1 1 0 0 Ghi vào từ điều khiển x x x x 1 Bus data ở trạng thái ngắt ( R cao ) x x 1 1 0 Bus data ở trạng thái điện trở cao 9 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT a. Khởi động PIT8253/8254 – Vi mạch 8254 dùng thanh ghi điều khiển để định nghĩa chế độ làm việc của ba bộ đếm. – Để khởi động PIT ta phải ghi từ điều khiển CW (control word) vào thanh ghi từ điều khiển. – Dạng thức của thanh ghi từ điều khiển 10 5
  6. 5/14/2013 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT a. Khởi động PIT8253/8254 – Ý nghĩa từng bit: SC1, SC0 (Select counter) chọn bộ đệm, 00: bộ đếm 0 01: bộ đếm 1 10: bộ đếm 2 RW1, RW0 (Read/Write): chế độ đọc/ ghi. 00 lệnh khóa bộ đếm. 01 là chỉ đọc/ghi byte thấp. 10 là chỉ đọc ghi byte cao. 11 là đọc ghi byte thấp, tiếp theo byte cao. 11 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT a. Khởi động PIT8253/8254 – Ý nghĩa từng bit: M2, M1, M0 (mode): Chế độ làm việc của bộ đếm. 000 là chế độ 0 (tạo yêu cầu ngắt khi đếm hết). 001 là chế độ 1 (đa hài lập trình được). 010 là chế độ 2 (bộ chia tần số cho N). 011 là chế độ 3 (tạo xung vuông). 100 là chế độ 4(tạo xung cho phép mềm). 101 là chế độ 5 (tạo xung cho phép cứng). 12 6
  7. 5/14/2013 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT a. Khởi động PIT8253/8254 – Ý nghĩa từng bit: BCD =D0: o D0 = 0: chế độ đếm nhị phân 16 bít, còn o D0 = 1 : chế độ đếm thập phân 4 chữ số. 13 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 0: Tạo yêu cầu ngắt khi đếm hết (Interrupt on terminal count): • Phát ra một sường xung lên (thường làm tín hiệu yêu cầu ngắt trong các hệ thống) khi kết thúc đếm:. • Ví dụ: Chế độ đếm với giá trị ban đầu là 4, bộ đếm sẽ lùi xuống giá trị 0 Chế độ đếm 0 với số đếm là 4 14 7
  8. 5/14/2013 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 0: Tạo yêu cầu ngắt khi đếm hết (Interrupt on terminal count): • Ví dụ: – Việc nạp thanh ghi bộ đếm sẽ là: nạp byte đầu tiên (byte thấp) sẽ làm ngừng việc đếm hiện tại, nạp byte thứ 2 sẽ khởi phát quá trình đếm mới. Chế độ đếm 0 với số đếm là 4 15 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 1 (progammable monoflop): phát ra một xung đơn với thời gian tồn tại xung biến đổi được • Lối ra out chuyển xuống mức thấp khi bắt đầu đém và duy trì trạng thái này cho đến khi kết thúc đếm sẽ nhảy lên mức cao Chế độ đếm 1 với số đếm là 4 16 8
  9. 5/14/2013 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 1 (progammable monoflop): • Cho phép tạo ra xung đơn với độ rộng biến đổi tùy theo giá trị nạp ban đầu • Tín hiệu Gate có tác dụng kích hoạt bộ đếm hoạt động, và vì vậy bộ đếm có thể làm việc nhiều lần tùy theo số xung Gate. 17 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 2 (Rate generator): phát ra các sóng tỉ lệ • Các xung nhịp đưa vào bộ đếm được chia bởi giá trị nạp trong thanh ghi bộ đếm. • Lối ra sẽ xuống mức tháp trong một chu kỳ khi số đếm đạt giá trị 0 và sau đó nâng lên mức cao trong một chu kỳ xung nhịp. Ví dụ: Giá trị được nạp vào bộ đếm là 4 Lối ra cao trong 3 chu kỳ và thấp trong 1 chu kỳ Chế độ đếm 2 với số đếm là 4 18 9
  10. 5/14/2013 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 3 (Square-Wave Generator): phát ra các sóng hình vuông • Tương tự như chế độ 2 nhưng xung ngõ ra là sóng vuông khi giá trị đếm chẵn và sẽ thêm một chu kỳ ở mức cao khi giá trị đếm lẻ. Chế độ đếm 3 với số đếm là 4 19 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 4 (Software-triggered Pulse): tạo các xung bằng phần mềm • Giống như chế độ 2 nhưng xung Gate không khởi động quá trình đếm mà sẽ đếm ngay khi số đếm ban đầu được nạp. • Ngõ ra ở mức cao để đếm và xuống mức thấp trong chu kỳ xung đếm. Sau đó, ngõ ra sẽ trở lại mức cao. 20 10
  11. 5/14/2013 I. Vi mạch điều khiển Vi mạch định thời lập trình được PIT/8253, PIT/8254 trong máy tính XT/AT b. Năm chế độ làm việc của các bộ đếm Chế độ 5 (Hardware-triggered Pulse): tạo các xung bằng xung cửa gate • Giống như chế độ 2, sườn lên xung cửa gate bắt đầu quá trình đếm sau đó xuống thấp trong một chu kì khi việc đếm kết thúc. • Khi quá trình đếm chưa kết thúc, nếu xung cửa xuất hiện những sườn lên thì cứ mỗi lần như vậy bộ đếm lại được đếm lại từ giá trị ban đầu. 21 I. Vi mạch điều khiển trong máy tính XT/AT 1. Vi mạch định thời lập trình được PIT/8253, PIT/8254 2. Vi mạch giao diện ngoại vi lập trình được 8255 3. Vi mạch điều khiển ngắt lập trình được 8259A 4. Vi mạch điều khiển truy nhập bộ nhớ trực tiếp DMAC 8237 22 11
  12. 5/14/2013 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT a. Cấu tạo • Vi mạch 8255 có 3 cổng lập trình được. • Các tín hiệu điạ chỉ A0, A1 của 8255 được nối trực tiếp với tín hiệu địa chỉ tương ứng của bộ vi xử lý. • Các đường dây địa chỉ được kết mạch về địa chỉ 60H và cùng với tín hiệu IO/M được dùng để điều khiển tín hiệu /CS (chip select) của vi mạch 8255. 23 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT a. Cấu tạo • Sơ đồ khối của 8255: 24 12
  13. 5/14/2013 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT a. Cấu tạo • Địa chỉ các cổng 8 bít của 8255 trong một máy tính cá nhân tương thích IBM như sau: Cổng A: 60H Cổng B: 61H Cổng C: 62H Thanh ghi điều khiển: 63H. • Ba cổng A, B, C mỗi cổng 8 bit, cổng C được chia đôi (mỗi cổng con 4 bit) vì vậy có thể xem 8255 có 4 cổng lập trình được. • Được thiết kế để lựa chọn thiết bị ngoại vi, được phép giao tiếp với vi xử lý. • Các cổng chia làm hai nhóm: Nhóm A: gồm cổng A và 4 bit cao cổng C. Nhóm B: gồm cổng B và 4 bit thấp cổng C. 25 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT a. Cấu tạo Lựa chọn các cổng được chọn bởi A0, A1 như sau : Địa chỉ A1 A0 Cổng $300 $cơ sở 0 0 A $301 $cơ sở + 1 0 1 B $302 $cơ sở + 2 1 0 C Kiểm soát thanh $303 $cơ sở + 3 1 1 ghi điều khiển 26 13
  14. 5/14/2013 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT b. Chế độ làm việc: • Vi mạch 8255 có bốn chế độ làm việc: a. Chế độ 0, vào/ra đơn giản: cho phép định nghĩa 4 cổng A, B, C thấp, C cao thành cổng vào hoặc ra. Phối hợp 4 cổng sẽ có 16 cấu hình vào ra đơn giản của vi mạch 8255. b. Chế độ 1 vào/ra có xung cho phép: phần lớn các bit của cổng C được sử dụng làm tín hiệu điều khiển. Cổng A và cổng B được dùng để nhập dữ liệu (vào) hoặc phát dữ liệu (ra) tùy theo tín hiệu /RD, /WR đến từ bộ vi xử lý. c. Chế độ 2, bus hai chiều: chỉ được dùng cho cổng A. Cổng B có thể chọn để làm việc tại chế độ 0 (vào) hoặc chế độ 1 (ra). Tùy từng chế độ của cổng B mà các chân cổng C được dùng làm tín hiệu điều khiển cho cổng A và cổng B. d. Chế độ : chế độ đặt/xoá các bit cổng C. 27 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT D0 : Cổng C (nửa thấp ) - 0: ra ; 1 : vào D1 : Cổng B - 0 : ra ; 1 : vào D2 : chọn chế độ 1: mode 1 0: mode 0 (mode của nhóm B) D3 : cổng C (nửa cao) 1: vào 0: ra D4 : Cổng A : 1 vào 0 ra D5 , D6 : Chọn chế độ : 0 0 : mode 0 0 1 : mode 1 1 1 : mode 2 1 0 : mode 2 D7: Xác lập cổng 1: xác lập cổng 0: xóa các bit port[A] := data out port[B] := data in 28 14
  15. 5/14/2013 Vi mạch giao diện ngoại vi lập trình I. Vi mạch điều khiển được 8255 trong máy tính XT/AT b. Chế độ làm việc: 1 0 0 1 0 0 0 0 Ví dụ : D7 - mức 1 : chỉ ra rằng thanh ghi điều khiển đang được sử dụng ( được phép ghi lại ) D2 ,D5, D6 - mức 0 : cho biết tất cả các cổng được sử dụng mode 0 D4 - mức 1 : cổng A là cổng vào D3, D1, D0 - mức 0 : cổng B và C (cao và thấp ) đựơc dùng làm cổng ra → biểu diễn trong hệ nhị phân (hexa) 90(h) 29 I. Vi mạch điều khiển trong máy tính XT/AT 1. Vi mạch định thời lập trình được PIT/8253, PIT/8254 2. Vi mạch giao diện ngoại vi lập trình được 8255 3. Vi mạch điều khiển ngắt lập trình được 8259A 4. Vi mạch điều khiển truy nhập bộ nhớ trực tiếp DMAC 8237 30 15
  16. 5/14/2013 I. Vi mạch điều khiển Vi mạch điều khiển ngắt lập trình được 8259A trong máy tính XT/AT a. Nguyên tắc hoạt động ngắt trong máy tính • Ngắt là một phương tiện để thay đổi chế độ hoạt động của CPU và các thiết bị khác. • Người sử dụng lợi dụng nguyên tắc này để thay đổi các nhu cầu công việc của mình thông qua các thiết bị phần cứng (ngắt cứng) hoặc qua các phần mềm (ngắt mềm). • Một vi mạch bên trong máy tính chiệu trách nhiệm tiếp nhận, điều khiển tín hiệu ngắt này được gọi là vi mạch điều khiển ngắt lập trình được 8259A. 31 Vi mạch điều khiển ngắt lập trình I. Vi mạch điều khiển được 8259A trong máy tính XT/AT a. Nguyên tắc hoạt động ngắt trong máy tính • Nguyên tắc hoạt động ngắt: – Kiểm tra yêu cầu ngắt bằng một vòng (loop) thăm dò trong chương trình khi gặp yêu cầu thì đáp ứng. – Dùng ngắt (interrupt) để tạm dừng chương trình, chạy chương trình con đáp ứng ngay yêu cầu ngắt (interrupt request). • Yêu cầu ngắt được chia thành hai loại chính: – Ngắt phần cứng (hardware interrupt): yêu cầu ngắt từ một bộ phận ngoại vi được đưa đến những chân tín hiệu ngắt của bộ ví xử lý. – Ngắt phần mềm (software interrupt): yêu cầu ngắt của bộ vi xử lý khi thực hiện lệnh hợp ngữ INT. Hệ điều hành sử dụng ngắt này để xử lý các hàm (điều khiển chuột, ổ đĩa…vv). Những ngoại lệ nảy sinh trong quá trình hoạt động của bộ vi xử lý (chia cho 0, tràn) cũng thuộc về loại ngắt này. 32 16
  17. 5/14/2013 Vi mạch điều khiển ngắt lập trình I. Vi mạch điều khiển được 8259A trong máy tính XT/AT a. Nguyên tắc hoạt động ngắt trong máy tính • Khi bộ vi xử lý nhận được một yêu cầu ngắt phần cứng và đọc số hiệu ngắt từ bus dữ liệu: i. Nhớ thanh ghi cờ (FR) về ngăn xếp (stack) trong bộ nhớ. ii. Cấm các ngắt khác (IF=0), cho bộ vi xử lý chạy tại cơ chế thường (TF=0). iii. Cất địa chỉ đoạn (segmen address) của chương trình đang chạy (nằm trong thanh ghi đoạn mã CS -code segment) vào ngăn xếp. iv. Cất địa chỉ lệch (offset address) của mã lệnh đang chạy (nằm trong thanh ghi trỏ lệnh IP - instruction pointer) vào ngăn xếp. v. Lấy địa chỉ chương trình phục vụ ngắt từ bảng địa chỉ ngắt (interrupt vector table) vào thanh ghi đoạn mã CS và thanh ghi con trỏ lệnh căn cứ theo số hiệu ngắt. Sau đó chương trình phục vụ ngắt bắt đầu chạy. vi. Khi gặp lệnh IRET (interrupt return), bộ vi xử lý lấy lại trạng thái ban đầu của thanh ghi cờ (FR), thanh ghi đoạn mã (CS) và thanh ghi con trỏ lệnh (IP) từ ngăn xếp (được lưu trữ trong các bước 1,3,4). 33 I. Vi mạch điều khiển Vi mạch điều khiển ngắt lập trình được 8259A trong máy tính XT/AT a. Nguyên tắc hoạt động ngắt trong máy tính • Nếu nhiều yêu cầu ngắt xuất hiện cùng một lúc, bộ vi xử lý sẽ có những thứ tự ưu tiên từ cao đến thấp như sau: i. Ngắt nội bộ (chia cho 0 INT 0, tràn INT 4, ngắt phần mềm INT N). ii. Ngắt phần cứng không che được NMI. iii. Ngắt phần cứng che được INTR. iv. Ngắt chạy từng lệnh INT 1. 34 17
  18. 5/14/2013 I. Vi mạch điều khiển Vi mạch điều khiển ngắt lập trình được 8259A trong máy tính XT/AT b. Cấu tạo và nguyên tắc hoạt động của 8259 • Vi mạch điều khiển ngắt lập trình được (Programmable Interrupt Controler) PIC/8259A phân định mức ưu tiên khi có nhiều ngắt phần cứng che được INTR xuất hiện. • Có khả năng xử lý tối đa 8 yêu cầu ngắt IR (interrupt request) và chỉ đưa ra một yêu cầu ngắt đến chân tín hiệu INTR của bộ vi xử lý. • Với hệ thống có nhiều thiết bị: có thể ghép nhiều vi mạch 8259 theo kiểu chủ/tớ (master/slave)→ dùng 1 vi mạch PIC chủ và 8 vi mạch PIC tớ bộ vi xử lý tiếp nhận 64 yêu cầu ngắt phần cứng che được khác nhau. 35 I. Vi mạch điều khiển Vi mạch điều khiển ngắt lập trình được 8259A trong máy tính XT/AT b. Cấu tạo và nguyên tắc hoạt động của 8259 • Sơ đồ khối của vi mạch PIC 8259A 36 18
  19. 5/14/2013 Vi mạch điều khiển ngắt lập trình I. Vi mạch điều khiển được 8259A trong máy tính XT/AT b. Cấu tạo và nguyên tắc hoạt động của 8259 • Trong đó: – IR0 IR7 (interrupt request): các chân yêu cầu ngắt. – IRR (interrupt request register): thanh ghi yêu cầu ngắt từ đầu vào IR0 IR7 . – ISR (interrupt service register): thanh ghi đang được phục vụ. – IMR ( interrut mask register): thanh ghi khuôn che ngắt cho IR0 IR7. – PR (priority register): thanh ghi xử lý ưu tiên. – /SP, /EN (slave program, enable buffer): tín hiệu lập trình chủ/tớ hoặc mở đệm bus dữ liệu: • Nếu không làm việc ở chế độ đệm bus dữ liệu thì tín hiệu này định nghĩa vi mạch này là tớ (/SP=0) hay chủ (/SP=1). • Trong chế độ đệm bus, tín hiệu (/EN=0) mở thông bus hệ thống với 8259A. Lúc này, việc định nghĩa vi mạch chủ được thực hiện qua ICW4 (interrupt contrrol Word). – CAS0 CAS2: Tín hiệu nối tầng các vi mạch PIC, là mạch đầu ra đối với mạch chủ và là đầu vào đối với mạch tớ. 37 Vi mạch điều khiển ngắt lập trình I. Vi mạch điều khiển được 8259A trong máy tính XT/AT b. Cấu tạo và nguyên tắc hoạt động của 8259 • Khi xuất hiện một yêu cầu ngắt từ một bộ phận ngoại vi, quy trình hoạt động của vi mạch 8259 và bộ vi xử lý như sau: i. Khi có yêu cầu ngắt từ một bộ phận ngoại vi (IRQ0IRQ15), 8259A sẽ đưa ra thông báo ngắt bằng tín hiệu INT=1, tín hiệu này được nối với bộ vi xử lý qua chân yêu cầu ngắt INTR (interrupt request). ii. Bộ vi xử lý sau khi nhận được thông báo ngắt sẽ báo lại 8259A bằng tín hiệu chấp nhận ngắt /INTA=0 (interrupt acknowledge). iii. 8259A nhận được tín hiệu /INTA từ bộ vi xử lý sẽ hoàn tất các xử lý nội bộ theo thứ tự mức ưu tiên. iv. Bộ vi xử lý đưa ra tín hiệu /INTA lần thứ hai và 8259A sẽ trả lời bằng cách đưa ra bus dữ liệu thông tin về số hiệu ngắt (1byte) (INT N, N là số hiệu ngắt). v. Bộ vi xử lý dùng số hiệu ngắt để tính vị trí địa chỉ chương trình phục vụ ngắt trong bảng vector ngắt (interrupt vector table). vi. Qui trình xủ lý yêu cầu trong bộ vi xử lý được thực hiện theo 6 bước đã nêu ở trên . 38 19
  20. 5/14/2013 Vi mạch điều khiển ngắt lập trình I. Vi mạch điều khiển được 8259A trong máy tính XT/AT b. Cấu tạo và nguyên tắc hoạt động của 8259 • Từ thế hệ IBM/AT (advanced technology) trở đi: máy vi tính cá nhân có tất cả 16 yêu cầu ngắt cứng→ Cần thêm một vi mạch 8259A trong chế độ tớ để tăng thêm số yêu cầu ngắt. • Đầu ra INTR của vi mạch tớ được nối với đầu yêu cầu ngắt 2 của vi mạch chủ. • Địa chỉ cổng phần cứng của từng vi mạch như sau: Vi mạch 8259A chủ: 20H, 21H. Vi mạch 8259A tớ: A0H, A1H. 39 I. Vi mạch điều khiển trong máy tính XT/AT 1. Vi mạch định thời lập trình được PIT/8253, PIT/8254 2. Vi mạch giao diện ngoại vi lập trình được 8255 3. Vi mạch điều khiển ngắt lập trình được 8259A 4. Vi mạch điều khiển truy nhập bộ nhớ trực tiếp DMAC 8237 40 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

  • Bài giảng Kiến trúc máy tính: Chương 5 - Vi mạch điều khiển và cấu trúc bus trong máy tính

    ppt 25 p | 188 | 40

  • Ghép nối và điều khiển thiết bị ngoại vi - Chương 5

    pdf 14 p | 138 | 31

  • Bài giảng môn Kỹ thuật vi xử lý: Chương 5 - TS. Hoàng Xuân Dậu

    pdf 26 p | 152 | 27

  • Chương 5 :Digital Interface

    pdf 107 p | 95 | 14

  • Cấu trúc máy tính & Hợp ngữ - Chương 5

    pdf 34 p | 73 | 5

  • Bài giảng Thiết kế số: Chương 2 (Phần 5) - TS. Hoàng Mạnh Thắng (ĐH Bách khoa Hà Nội)

    pdf 10 p | 60 | 4

Thêm tài liệu vào bộ sưu tập có sẵn: Đồng ý Thêm vào bộ sưu tập mới: *Tên bộ sưu tập Mô Tả: *Từ Khóa: Tạo mới Báo xấu
  • Hãy cho chúng tôi biết lý do bạn muốn thông báo. Chúng tôi sẽ khắc phục vấn đề này trong thời gian ngắn nhất.
  • Không hoạt động
  • Có nội dung khiêu dâm
  • Có nội dung chính trị, phản động.
  • Spam
  • Vi phạm bản quyền.
  • Nội dung không đúng tiêu đề.
Hoặc bạn có thể nhập những lý do khác vào ô bên dưới (100 ký tự): Vui lòng nhập mã xác nhận vào ô bên dưới. Nếu bạn không đọc được, hãy Chọn mã xác nhận khác.. Đồng ý LAVA AANETWORK THÔNG TIN
  • Về chúng tôi
  • Quy định bảo mật
  • Thỏa thuận sử dụng
  • Quy chế hoạt động
TRỢ GIÚP
  • Hướng dẫn sử dụng
  • Upload tài liệu
  • Hỏi và đáp
HỖ TRỢ KHÁCH HÀNG
  • Liên hệ
  • Hỗ trợ trực tuyến
  • Liên hệ quảng cáo
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

Đang xử lý... Đồng bộ tài khoản Login thành công! AMBIENT

Từ khóa » Bảng Mạch 8254