Dùng Flipflop Thiết Kế Bộ đếm 8 Bit Có Chức Năng Mr,load,updown ...

Tải bản đầy đủ (.doc) (50 trang)

1. Trang chủ
>>
2. Kỹ thuật
>>
3. Điện - Điện tử - Viễn thông

dùng flipflop thiết kế bộ đếm 8 bit có chức năng mr,load,updown, hiển thị led 7 đoạn

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.08 MB, 50 trang )

Lời cảm ơnTrải qua quá trình học tập, với đề tài Dùng Flip Flop thích hợp thiết kế bộ đếm 8 bit có các chân chức năng sau: MR, LOAD, up/ down, số đếm đợc hiển thị qua led 7 đoạn. Em hi vọng sau khi hoàn thành đồ án này nó sẽ giúp em củng cố lại kiến thức mà em đã đợc học trong suốt thời gian học tập đồng thời biết cách vận dụng nó vào thực tế .Trong quá trình làm đồ án không chỉ có việc tham khảo tài liệu mà chúng em còn đợc sự hớng dẫn tận tình của Th.s cùng với sự đóng góp của các bạn trong và ngoài lớp đã giúp em hoàn thành đồ án này.Em xin chân thành cảm ơn! Nam Định, ngày 1 tháng 11 năm 2010Sinh viên thực hiện1 Lời nói đầu Trong những năm gần đây những tiến bộ khoa học kỹ thuật đã đóng góp rất nhiều vào thành công cho các lĩnh vực của đời sống xã hội. Các ngành tự động hoá, đo lờng, và điều khiển cũng đã có những tiến bộ vợt bậc về mặt công nghệ và giải pháp. Các thiết bị điện tử đang và sẽ tiếp tục đợc ứng dụng ngày càng rộng rãi và mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh tế kỹ thuật cũng nh trong đời sống xã hội. Việc gia công xử lý tín hiệu trong các thiết bị điện tử hiện đại đều dựa trên nguyên lý số vì các thiết bị làm việc dựa trên nguyên lý số có những u điểm hơn hẳn các thiết bị điện tử làm việc dựa trên cơ sở nguyên lý tơng tự. Môn học kĩ thuật số đã hớng dẫn thiết mạch số, giải thích nguyên lý các bộ biến đổi ADC, DAC, các bộ phân kênh và dồn kênh trong kỹ thuật truyền tin. Bên cạnh đó với việc thiết kế đợc các mạch đếm lên, xuống, lên xuống, có ứng dụng rộng rãi trong thực tế nó giúp con ngời tự động hoá trong một số ngành công nghiệp. Trong nội dung đồ án dùng Flip Flop thích hợp thiết kế bộ đếm 8 bit có các chân chức năng sau: MR, LOAD, up/ down, số đếm đợc hiển thị qua led 7 đoạn FF-JK có mạch hiển thị số trên LED 7 đoạn. Do trình độ và khả năng còn hạn chế nên trong quá trình thực hiện không tránh khỏi những sai xót, khiếm khuyết. Rất mong đợc sự chỉ bảo của thầy cô giáo và đóng góp ý kiến của các bạn sinh viên để đồ án của chúng em đợc hoàn thiện hơn. Chúng em xin chân thành cảm ơn!Nam Định,1 tháng 11 năm 20102 Mục lụcLời cảm ơn 1Lời nói đầu 2Chơng 1 : các cổng logic và mạch tổ hợp logic1.1 Các cổng logic cơ bản 51.1.1. Cổng hoặc (OR gate) 51.1.2. Cổng và (AND gate) 71.1.3. Cổng đảo (NOT gate) 81.1.4. Cổng và đảo (NAND gate) 81.1.5. Cổng hoặc đảo (NOR gate) 91.1.6. Cổng hoặc loại trừ (EXOR gate) 101.1.7. Cổng hoặc loại trừ đảo (EXNOR gate) 11 1.2 Các mạch tổ hợp logic 11 1.2.1 Mạch mã hoá 11 1.2.2 Mạch giải mã 13 1.2.3 Các IC giải mã và mã hoá thông dụng 15CHƯƠNG 2 : mạch FLIP-FLOP Và ứNG DụNG 2.1 Các fip-flop thông dụng 182.1.1 Flip-Flop RS 182.1.2 Flip-Flop JK 192.1.3 Flip-Flop T 202.1.4 Flip-Flop D 21 2.2 Mạch đếm 2.2.1 Khái niệm và phân loại 21 2.2.2 Mạch đếm không đồng bộ 22 2.2.3 Các IC đếm thông dụng 23CHƯƠNG 3 : thiết kế mạch 8 BIT3.1 Sơ đồ khối mạch 303.1.1 Khối nguồn 303 3.1.2 Khối tạo xung 343.1.3 Khối đếm 38a, Bng trng thái.b, Biểu thức logic.c, Sơ đồ mạch. 3.1.4 Khối giải mã 45 3.1.5 Khối hiện thị 49 3.2 Sơ đồ lắp giáp 50 Kết luận và kiến nghị. 4 Chơng 1: CC CổNG LOGIC Và MạCH Tổ HợP LOGIC 1.1.1) Cổng OR (Cổng Hoặc-OR gate).a) Định nghĩa :- Cổng hoặc là cổng lôgic cơ bản nó thực hiện phép tính tổng các biến số ở đầu vào tức là :Y = A+ B + + NVới A,B N là các biến số ở đầu vào , còn Y là hàm số hay kết quả đầu ra b) Ký hiệu : Cổng OR hai đầu vào và cổng OR ba đầu vào đợc biểu diễn nh hình vẽ: YABCYAB Cổng OR hai đầu vào Cổng OR bốn đầu vàoc) Bảng sự thật :d) Biểu diễn cổng OR bằng một mạch điện đơn giản: Các đầu vào Đầu raA B Y0 0 00 1 11 0 11 1 15 e) Dạng sóng của cổng OR:1.1.2) Cổng AND (Cổng Và-AND gate)a) Định nghĩa :- Cổng AND là cổng lôgíc cơ bản nó thực hiện phép tính tích lôgíc của các biến số ở đầu vào tức là : Y= A.B NVới A,B N là các biến số đầu vào Y là đầu ra Một cổng AND có thể có nhiều đầu vào nhng thông thờng nó chỉ có từ 2 đến 3 đầu vào .b) Kí hiệu : Cổng AND có 2 đầu vào và 3 đầu vào có kí hiệu nh hình vẽ : YABCYAB Cổng AND 2 đầu vào Cổng AND 3 đầu vàoc) Bảng sự thật:A B Y0 0 00 1 01 0 01 1 16 d) Biểu diễn cổng AND bằng mạch điện, bán dẫn đơn giản :Biểu diễn bằng mạch điện đơn giản và Biểu dễn bằng mạch bán dẫn đơn giản e) Dạng sóng của cổng AND:Dạng sóng của cổng and đợc thể hiện nh hình vẽ. Ta có thể biểu diễn dạng sóng của cổng AND nh hình trên với A,B là dạng sóng đầu vào còn Y là dạng sóng đầu ra. Chỉ khi nào 2 đầu vào A,B ở mức cao thì đầu ra Y mới ở mức cao1.1.3) Cổng NOT(Cổng Đảo-Inverter gate) a) Định nghĩa: Cổng đảo còn gọi là cổng NOT. Nó thực hiện thuật toàn lôgíc phủ định biến số ở đầu vào tức là Y =b) Ký hiệu : Ký hiệu cổng NOT trình bày nh hình vẽ cổng not chỉ có một đầu vào và một đầu ra YAc) Bảng sự thật:Cổng NOT hoạt động theo bảng chân lý trên d) Biểu diễn cổng NOT bằng mạch điện và mạch bán dẫn đơn giản A Y0 11 07Y = A . BUrVccVccABR1DBDAYAB UvUvL1AC e) Dạng sóng cổng NOT:1.1.4) Cổng NAND (NAND gate)a) Định nghĩa :Cổng nand là một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định tích lôgíc các biến số đầu vào tức là : Y= b) Kí hiệu:Cổng NAND có thể có 2 hay nhiều đầu vàoc) Bảng sự thật:A B Y0 0 10 1 11 0 11 1 0d) Biểu diễn bằng mạch điện và mạch bán dẫn đơn giản: 8Q2NPNRcRbUrVccVccABR1DBDACUvUvBAL1 e) Dạng sóng cổng NAND :1.1.5) Cổng NOR(NOR gate)a) Định nghĩa :Cổng NOR là một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định tổng lôgíc các biến số ở đầu vào .Tức là : Y= b) Kí hiệu : YABCổng NOR có thể có 2 hoặc nhiều đầu vàoc) Bảng sự thật: A B Y0 0 11 0 00 1 01 1 0Cổng NOR 2 đầu vào hoạt dộng theo bảng chân lý trên chỉ khi nào cả hai đầu vào ở mức thấp thì đầu ra mới ở mức cao còn lại tất cả các trờng hợp còn lại thì đầu ra đều ở mức thấpd) Biểu diễn cổng NOR bằng một mạch điện và một mach bán dẫn đơn giản: Cần chú ý tụ C trong mạch điện dùng để chống ngắn mạch nguồn 220v AC đầu vào khi các công tắc A,B đều ở trạng thái đóng.Mạch bán dẫn thể hiện sự hoạt động của cổng NOR nh hình vẽ :chỉ khi nào 2 đầu vào ở mức thấp thì đầu ra mới ở mức cao còn lai các trờng hợp khác thì đầu ra đều ở mức thấp .e) Dạng sóng của cổng NOR:9Q2NPNRcRbUrVccVccABR1DBDACUvUvBAL1 Dạng sóng thể hiện nh hình vẽ: 1.1.6) Cổng EXOR ( EXOR gate)a) Định nghĩa :Cổng EXOR là một loại cổng lôgíc mà nó có khả năng thực hiện thuật toán cộng lôgíc khác dấu các biến số ở đầu vào : tức là: Y= A Bb) Kí hiệu: c) Bảng chân lý :A B Y0 0 00 1 11 0 11 1 0Cổng EXOR hoạt động theo bảng chân lý trên .d) Biểu diễn sự hoạt động của cổng EXOR bằng một mạch lôgíc đơn giản:YBAe) Dạng sóng của cổng EXOR:Dạng sóng của cổng đợc thể hiện nh hình vẽ. Qua đó ta thấy chỉ khi nào 2 đầu vào có mức lôgíc đối nhau thì đầu ra mới ở mức cao còn khi 2 đầu vào có cùng một mức lôgíc thì đầu ra ở mức thấp. 1.1.7) Cổng loại trừ EXNOR:a) Định nghĩa :YAB10 Cổng EXNOR là 1 loại cổng lôgíc nó có khả năng thực hiện thuật toán phủ định tổng trái dấu các biến số đầu vào : tức là Y= b) Kí hiệu : YABc) Bảng chân lý : Bảng chân lý của cổng EXNOR đợc xây dựng nh hình vẽ . Khi cả hai đầu vào ở mức cao hoặc ở mức thấp thì đầu ra có mức cao , còn khi một trong hai đầu vào ở mức thấp hoặc ở mức cao thì đầu ra ở mức thấp. A B Y0 0 11 0 00 1 01 1 1d) Biểu diễn cổng EXNOR bằng mạch điện lôgíc :YBAe) Dạng sóng của cổng EXNOR: 1. Khái niệm :- Mạch mã hoá là mạch logic để chuyển dữ liệu đầu vào thành các tổ hợp mã nhị phân n bít ở đầu ra.2. Các bớc thiết kế mạch mã hoáB1: Xác định thông số đờng dữ liệu ở đầu vào và n bít đầu ra. Lập bảng trạng thái.B2: Viết hàm quan hệ ở đầu ra với các biến đầu vào.11 B3: Biến đổi hàmB4: Vẽ mạchB5: Thử mạch3. Mạch mã hoá thập phân sang mã BCD- Đầu vào D0- D9- Đầu ra B3- B0- Tích cực ở mức cao- Bảng chân lý: D0D1D2D3D4D5D6D7D8D9B3B2B1B01 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 0 0 0 1 10 0 0 0 1 0 0 0 0 0 0 1 0 00 0 0 0 0 1 0 0 0 0 0 1 0 10 0 0 0 0 0 1 0 0 0 0 1 1 00 0 0 0 0 0 0 1 0 0 0 1 1 10 0 0 0 0 0 0 0 1 0 1 0 0 00 0 0 0 0 0 0 0 0 1 1 0 0 1 - Thực hiện biến đổi Boolean ta có:Dạng tuyển : B0 = D1+ D3+ D5+ D7+ D9 B1 = D2 + D3+ D6+ D7 B2 = D4+ D5+ D6+ D7 B3 = D8+ D9- Từ hàm Boolean ta xây dựng mạch điện sử dụng cổng OR đầu vào:12 1D30D20D10D00D40D50D60D70D80D9U1OR_5U2OR_4U3OR_4U4OR?B0?B1?B2?B3- Ngoài ra còn có thể thực hiện biến đổi hàm theo dạng hội, thiết kế mạch sử dụng cổng NAND.1. Khái niệm- Mạch giải mã là mạch logic thực hiện chuyển đổi số nhị phân n bit ở đầu vào thành m đờng ở đầu ra, mỗi đầu ra sẽ chỉ tác động đối với một tổ hợp có thể có của đầu vào.2. Các bớc thực hiện thiết kế mạch giải mãB1: Xác định số bit đầu vào và dữ liệu đầu ra, lập bảng trạng tháiB2: Viết hàm quan hệ (rút gọn hàm)B3: Biến đổi hàmB4: Vẽ mạchB5: Thử mạch3. Thiết kế mạch giải mã từ BCD sang thập phân- Trờng hợp tích cực ở mức thấp13 - X©y dùng b¶ng karnaughD0= B3 + B2 + B1+ B0D1=B1+B2+B3+B0D2=B2+B0+B1D3=B2+B1+B0D4=B1+B0+B2D5=B1+B2+B0D6=B0+B1+B2D7=B0+B1+B2D8=B0+B3D9=B3+B0S¬ ®å m¹ch gi¶i m·B3B2B1B0D0D1D2D3D4D5D6D7D8D90 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 1 10 0 1 0 1 1 0 1 1 1 1 1 1 10 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 014 0B30B20B11B0U1NOTU2NOTU3NOTU4NOTU5OR_4?D0U6OR_4U7OR_3U8OR_3U9OR_3U10OR_3U11OR_3U12OR_3U13ORU14OR?D1?D2?D3?D4?D5?D6?D7?D8?D9 !"#$ IC giải mã 74LS47 + IC giải mã: Để thực hiện hiển thị đợc tín hiệu nhị phân từ IC đếm thì ta phải giải mã tín hiệu nhị phân ra thành tín hiệu 7 đoạn IC 74LS47 thực hiện giải mã tín hiệu nhị phân từ 00002 đến 100012 thành các số từ 0 đến 9 hệ thập phân hoạt động của IC đợc thể hiện nh bảng chân lý sau:15 Các tín hiệu đầu ra a,b,c,d,e,f,g đem đi kích thích led 7 đoạn ngoài ic giải mã74LS47 ra còn có ic 74ls247, 54ls47 với nguyên lý hoạt động nh 74LS47Bảng trạngthái của IC 74LS47 Sơ đồ cấu trúc bên trong của IC 74ls47- Tác dụng các chân Các đầu vào Các đầu raTTQ0Q1Q2Q3a b c d e f g0 0 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 0 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 0 1 71 0 0 0 0 0 0 0 0 0 0 81 0 0 1 0 0 0 0 1 0 0 91674LS47 * Chức năng các chân: Chân 16: Vcc nối +5V Chân 8: GND nối Mass Chân 7,6,1,2 các chân đầu vào mã nhị phân BCD Chân 13,12,11,10,9,15,14 l 7 chân đầu ra tích cực mứcc thấp tơng ứng với các thanh a,b,c,d,e,f,g ca Led 7 đoạn. Chân 3 LT_L ( Lamp Test input): Kim tra Led Chân 4 BI/RBO_L (Blanking Input or Ripple-Blanking Output): xoá ngõ vào Chân 5 RBI_L (Ripple-Blanking Input): Xóa gọn sóng ngõ v o 74LS47A3A2A1A0testRBIgfedcbaRBOU8 17 %&'()*mạch FLIP-FLOP Và ứNG DụNG+,+"#$2.1.1 Flip-Flop RS- Mạch FF cơ bản có cấu trúc là cổng NAND- Ký hiệu FF RS dùng cổng NAND 2 đầu vào+Với: R, S là 2 đầu vào (S: set, R: reset)Q, Q là 2 đầu ra- Nếu Q = 1 Q = 0 và ngợc lạia. Sơ đồ cấu trúc.18SR Q_QSR1221Q - Sơ đồ cấu trúc của FF kiểu RS dùng các cổng NAND 2 đầu vào.- Từ sơ đồ cấu trúc ta có+ R gồm R1, R2 với R2 = Q+ S gồm S1, S2 với S2 = Q * Ký hiệu: FF RS có xung CKb. Bảng trạng thái:CK S R QQ0 x x Q0Q01 0 0 Q0Q01 0 1 0 11 1 0 1 01 1 1 Cấm- Đồng bộ:+ Khi không có xung CK đầu ra không chuyển trạng thái+ Khi có CK đầu ra chuyển trạng thái2.1.2 Flip-Flop JK- FF JK khắc phục nhợc điểm trạng thái cấm của FF RS.- Từ FF RS ta thêm 2 cổng AND vào 2 đầu vào R, S đợc FF JK- Sơ đồ cấu trúc của FF JK19SR Q_QCKSRC KQQC KJK - Ký hiÖu: - B¶ng tr¹ng th¸i:CK J K QQ0 x x Q0Q01 0 0 Q0Q01 0 1 0 11 1 0 1 01 1 1Q0Q02.1.3 Flip-Flop Ta. Ký hiÖu:b. CÊu tróc:- FF JK cã ch©n J nèi víi ch©n K th× t¹o thµnh FF Tc. B¶ng tr¹ng th¸i:CK T QQ0 x Q0Q01 0 Q0Q01 1Q0Q0d. øng dông:20SJCPKRQ_QSRTCKQQSJCPKRQ_Q - FF T đợc ứng dụng trong các mạch đếm.2.1.4 Flip-Flop Da. Ký hiệu:b. Bảng trạng thái: /0 !1 a. Khái niệm về mạch - Đếm là việc sắp xếp các hệ thống số đếm theo một trình tự nhất định - Mạch đếm là loại mạch điện sử dụng các FF ghép lại với nhau để thực hiện các thao tác đếm khi có tín hiệu xung ở đầu vào. Nh vậy mạch đếm đã thực hiện thao tác nhờ tín hiệu xung ở đầu vào sau mỗi xung đầu vào thì đầu ra của bộ đếm có thể tăng lên hoặc giảm đi 1 đơn vị hoặc thay đổi theo một trình tự logic nhất định - Nếu ta có một FF thì có một đầu ra Q nó sẽ nhớ đợc 2 trạng thái 0&1 - Nếu có 2 FF ghép lại với nhau có 2 đầu ra 21,QQ nhớ đợc 4 trạng thái : 00, 01, 10, 11 22- Nếu có n FF ghép lại với nhau n2 trạng thái. Đó chính là trạng thái nhớ của bộ đếm nếu bộ đếm thực hiên đếm hết dung lợng hiện có của nó Bộ đếm Module M MOD M CK D QQ0 x Q0Q01 0 0 11 1 1 021SDCPRQ_QSJCPKRQ_Q - Nếu dung lợng của bộ đếm nhỏ hơn dung lợng hịên có của FF mà các FF có thể thực hiện đợc gọi là Module NMOD Nb. Phân loại bộ đếm - Có nhiều phơng pháp phân loại bộ đếm khác nhau, mỗi phơng pháp dựa trên 1 yếu tố:* Dựa vào cách ghép các FF với nhau để thực hiện trạng tháI của số đếm ra +Đếm nhị phân +Đếm lục phân +Đếm bát phân +Đếm thập lục phân * Dựa vào tín hiệu của xung đếm đa đến các FF trong mạch đếm có:+Đếm đồng bộ +Đếm không đồng bộ * Dựa vào trạng thai của mạch đếm ta có:+Đếm lên +Đếm xuống +Đếm lên xuống+Đếm John Son+Đếm vòng*2.3. -45B1: Xác định số Flip Flop cần dùng trong mạch áp dụng cong thức n=Log2M Trong đó: M là modul đếm n là số Flip Flop cần dùng B2: Lập bảng trạng thái Số cột = 3*n+1 ( n là số FF vì mạch sẽ có n đầu ra cộng với n đầu ra tơng lai cộng với n đầu vào dữ liệu thờng là JK hoặc T cộng với 1 cột cho xung CK) Số hàng = M+2 (M là số modul đêm cộng với 1 hàng để mạch quay lại vị trí mong muốn và cộng với 1 hàng cho các biến) B3: Viết hàm (dựa vào bảng trạng tháI có thể dùng dạng hội hoặc dạng tuyển )22 B4: Rút gọn hàm ( thờng sử dụng bìa karnaugh) Thiết lập trạng thái cho các chân của Flip-Flop B5: Vẽ mạch và thử mạch ( muốn chính xác hơn lên chạy lại trên phần mềm mô phỏng chẳng hạn nh Proteus ) "#$Để thực hiện các chu trình của mạch tự động báo giờ thì ta phải sử dụng các IC đếm để thực hiện chia xung, đếm chu trình, điều khiển chu trình.Bộ đếm là mạch logic gồm một dãy các Flip Flop ghép nối thích hợp để có khả năng đếm các xung đa tới. Kết quả đếm đợc chỉ thị và lu giữ ở đầu ra của các Flip Flop dới dạng một mã nhị phân nào đó.Một số IC đếm thông dụng nh : 74190, 749, 74192, 74193, 4520,7490, 4029.4510,7490 *Khảo sát IC đếm 4029- Sơ đồ chân :40293P313P212P14P01PL15CP5CE9B/D10U/D7TC6Q011Q114Q22Q3 Sơ đồ chân IC 4029 CP : Xung đầu vào Q0ữ Q3: Chân ngã ra của mạch đếm23 P0ữP3: chân ngã vào của mạch đếmChân PL: ở mức cao cho phép truyền từ PnữQn ở mức thấp IC dừng đếm Chân CE: ở mức cao IC dừng đếm ở mức thấp IC thực hiện đếm Chân U/D: ở mức thấp IC sẽ đếm xuống ở mức cao IC sẽ đếm lênChân B/D : ở mức thấp IC sẽ đếm ở mã thập phân ở mức cao IC sẽ đếm ở mã nhị phân Bảng chân lí :PL B/D U/D CE CP MODEH x x x xPara del pnữQnL x x H x No changeL L L LCourder D,DL L H L Courder U,DL H L L Courder D,BL H H L Courder U,B- *Khảo sát IC 4520+ Sơ đồ chân CD45201CP0A2CP1A7MRA9CP0B10CP1B15MRB6Q3A5Q2A4Q1A3Q0A14Q3B13Q2B12Q1B11Q0B Gồm hai bộ đếm nhị phân riêng biệtChân MR: mắc dây preset của đếm L đến đếm H đến xoá về 0Chân CP0: Xung vào tác động sờn lên (LữH)24 Chân CP1: Xung vào tác động sờn xuống (HữL)Q0ữQ3: Đầu ra các đầu đếm.* Khảo sát IC đếm 74ls192 IC 74192 là bộ đếm BCD một decad (modul 10). sơ đồ cấu trúc: IC gồm 16 chân,tác dụng của các chân là:- Chân số 16 nối với nguồn cung cấp +5v.- Chân số 8 nối với mass.- Chân 5(cpu_count up clock pulse input): xung đa vào chân này thì ic sẽ thực hiện việc đếm lên.- Chân 4(cpd_count down clock pulse input):xung đa vào chân này thì ic sẽ thực hiện việc đếm xuống.- Chân 11(PL_arynchronous parallel load (active low) input):tích cực mức thấp để điều khiển nạp số liệu đặt trớc vào IC.khi cho mức logic đặt tại chân là mức thấp(=0) thì các giá trị đặt trớc ở các chân P6,P,P,P tơng ứng sẽ truyền tới các đầu ra Q6,Q,Q,Q.sau khi nạp phải chuyển mức logic tại chân lên mức cao(=1) thì mạch mới hoạt động đợc.- Chân 14(MR_asynchronous master reset input):chân này để xoá nội dung đếm.khi mức lôgic tại chân=1logic(mức cao) thì bộ đếm bị xoá,để mạch để mạch đếm đợc thì MR= 0 logic(mức thấp) và mức logic đặt tại chân 11 phải =1logic(mức cao).25

Tài liệu liên quan

• Bài tập thiết kế hệ VXL 8 BIT
  • 16
  • 612
  • 0
• Thiết kế bộ đếm tần số
  • 65
  • 787
  • 2
• vi điều khiển 8951 và xây dựng module hiển thị led 7 đoạn
  • 59
  • 1
  • 5
• tìm hiểu phương pháp điều khiển trượt ứng dụng thiết kế bộ điều khiển cho hệ thống nâng vật trong từ trường
  • 64
  • 782
  • 6
• Tài liệu Đồ án:Thiết Kế Bộ Đếm Tần Số ppt
  • 65
  • 964
  • 0
• đồ án điện cơ thiết kế bộ truyền động cho cơ cấu nâng hạ cầu trục 20 tấn
  • 34
  • 707
  • 3
• Đồ án asembly :thiết kế bộ đếm sản phẩm 6 kênh dùng on chip 89c51
  • 21
  • 3
  • 73
• thiết kế bộ đếm sản phẩm sử dụng cảm biến hồng ngoại, sản phẩm hiển thị trên lcd
  • 20
  • 4
  • 11
• thiết kế bộ đếm sản phẩm dùng cảm biến hồng ngoại hiển thị trên 6 led
  • 4
  • 2
  • 56
• dùng flipflop thiết kế bộ đếm 8 bit có chức năng mr,load,updown, hiển thị led 7 đoạn
  • 50
  • 2
  • 9

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

(2.1 MB - 50 trang) - dùng flipflop thiết kế bộ đếm 8 bit có chức năng mr,load,updown, hiển thị led 7 đoạn Tải bản đầy đủ ngay ×