Giáo Trình Kỹ Thuật điện Tử (điện Tử Cơ Bản) Phần 2 - Tài Liệu Text

Trang chủ » Với Mosfet Kênh Gián đoạn Dòng điện Id Chỉ Xuất Hiện Khi điện áp Vgs * » Giáo Trình Kỹ Thuật điện Tử (điện Tử Cơ Bản) Phần 2 - Tài Liệu Text

Có thể bạn quan tâm

Tải bản đầy đủ (.pdf) (97 trang)
  1. Trang chủ
    2. >>
  2. Giáo án - Bài giảng
    3. >>
  3. Cao đẳng - Đại học
Giáo trình kỹ thuật điện tử (điện tử cơ bản) phần 2

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (2.92 MB, 97 trang )

Chương 4: Transistor hiệu ứng trường - FETCHƯƠNG 4TRANSISTOR HIỆU ỨNG TRƯỜNG – FET4.1. KHÁI NIỆMTransistor hiệu ứng trường - FET (Field Effect Transistor) là một dạng linh kiện bán dẫn tíchcực. Khác với BJT là loại linh kiện được điều khiển bằng dòng điện, FET là linh kiện được điềukhiển bằng điện áp.FET có ba chân cực là cực nguồn (S-Source), cực cổng (G- Gate) và cực máng (D- Drain).FET có các ưu điểm nổi bật sau đây:FET có trở kháng vào rất cao.Nhiễu trong FET ít hơn nhiều so với BJT.FET không bù điện áp tại dòng I = 0, do đó nó là linh kiện chuyển mạch tuyệt vời.FET có độ ổn định về nhiệt cao.FET có tần số làm việc cao.Kích thước của FET nhỏ hơn của BJT nên có nhiều ưu điểm trong vi mạch.Tuy nhiên, nhược điểm chính là hệ số khuếch đại điện áp của FET thấp hơn nhiều so với BJT4.2. TRANSISTOR HIỆU ỨNG TRƯỜNG LOẠI MỐI NỐI – JFET (JUNCTION FET)4.2.1. Cấu tạoJFET là loại linh kiện bán dẫn tích cực, có 3 cực, có hai loại là JFET kênh N và JFET kênh P,cấu tạo của JFET được trình bày trong hình 4.1.Drain(D)Drain(D)kênh pkênh nGate(G)n p np n pGate(G)Source(S)Source(S)(a) Cấu tạo của JFET kênh N và kênh PDGDGSKênh NSKênh P(b) Kí hiệu của JFET kênh N và kênh P(c) Hình dạngHình 4.1. Cấu tạo, kí hiệu và hình dạng của JFET kênh N và JFET kênh P4.2.2. Nguyên lý hoạt động và đặc tuyến Volt-AmpeĐể JFET hoạt động thì ta cần phân cực hai mối nối D-S và G-S.Trang 97Chương 4: Transistor hiệu ứng trường - FET4.2.2.1. Xét trường hợp VGS = 0 (ngắn mạch G-S), VDS>0:Hình 4.2. Mạch phân cực cho JFET kênh N với VGS = 0.Với chiều điện áp VDD phân cực như hình 4.2, các điện tử sẽ di chuyển từ cực nguồn S đến cựcmáng D và bị hút về phía cực dương của nguồn VDD tạo nên dòng điện ID ngược chiều với chiềuchuyển động của hạt dẫn. Dòng điện này chạy vào cực D chạy dọc theo kênh dẫn và chạy rakhỏi cực S nên ta luôn có:ID = IS(4.1)Vì mối nối P-N giữa cực G và cực D luôn được phân cực ngược nên ta cóIG ≈ 0(4.2)Hai biểu thức (4.1) và (4.2) là luôn đúng với mọi trường hợp phân cực của cả hai loại JFETkênh N và kênh P.Cụ thể hơn, khi cố định VGS= 0 (VG = VS) và điện áp VDS tăng từ 0(V) đến vài (V), tương đươngvới điện áp phân cực ngược cho mối nối P-N tăng lên. Dòng điện ID sẽ tăng và xác định theođịnh luật Ohm với VDS. Khi VDS tăng lớn hơn thì bề rộng miền nghèo tăng lên, tiết diện kênhdẫn giảm dần. Khi VDS đạt giá trị Vp (pinch off) thì vùng nghèo phình to chạm nhau tại mộtđiểm và hiện tượng thắt kênh xảy ra như hình 4.4. Trong vùng này quan hệ ID và VDS tuân theođịnh luật Ohm, kênh dẫn đóng vai trò như một điện trở nên còn gọi là vùng điện trở (Ohmic)được thể hiện bằng đoạn OA trên hình 4.3.điểm đánh thủngCđiểm thắt kênhIDAIDSScác mức bão hòaBVGS=0điện trở kênh dẫnVDS0VPHình 4.3. Đặc tuyến ngõ ra của JFET kênh N khi VGS= 0 và thay đổi VDS> 0Trang 98Chương 4: Transistor hiệu ứng trường - FETHình 4.4. Hiện tượng thắt kênh dẫn.Khi VDS tăng vượt qua giá trị của VP, điện áp phân cực ngược tăng nên điểm thắt sẽ lan rộng ravề phía cực S. Bề rộng vùng ngèo giảm nhưng lực hút hạt dẫn từ nguồn VDD tăng tạo nên mộtvùng đặc biệt có dòng ID không đổi được gọi là vùng thắt kênh hay vùng bão hòa, tương đươngvới đoạn AB trên hình 4.3. Do đó có thể nói khi điện áp VDS> VP thì JFET có đặc tính như mộtlà nguồn dòng ID = IDSS có giá trị không phụ thuộc vào VDS, còn giá trị điện áp VDS phụ thuộcvào tải.Nếu VDS tiếp tục quá lớn thì mối nối P-N của JFET sẽ bị đánh thủng, dòng điện ID tăng vọtđược thể hiện bằng đoạn BC trên hình 4.3.Kí hiệu IDSS chính là dòng điện cực máng (ID) cực đại trong trường hợp ngắn mạch G-S vàVDS>VP.Kí hiệu Vp (pinch off voltage) là điện áp tại đó bắt đầu xảy ra hiện tượng thắt kênh, còn gọi làđiện áp thắt kênh hay điện áp nghẽn kênh.4.2.2.2. Xét trường hợp VGS < 0, VDS > 0:Khi phân cực VGS âm thì điện áp phân cực ngược mối nối P-N của JFET tăng hơn so với trườnghợp VGS= 0. Vì thế hiện tượng thắt kênh sẽ xảy ra sớm hơn khi VDS= Vp + VGS, thay vì VDS=VP như khi phân cực VGS= 0, điện trở kênh dẫn tăng hơn nên giá trị dòng ID bão hòa sẽ giảmdần và hiện tượng đánh thủng cũng xảy ra sớm hơn. Nếu tiếp tục giảm VGS âm dần thì dòng IDbão hòa giảm dần. Khi VGS= -Vp thì dòng máng ID giảm xuống bằng 0 do lúc này vùng nghèomở rộng và hoàn toàn choán hết chỗ của kênh dẫn.Đặc tuyến truyền đạt và đặc tuyến ngõ ra của JFET được trình bày trong hình 4.5.ID (mA)ID (mA)IDSSVGS = 0AVGS1 < 0A1VGS2 < 0BB1VGS3 < 0VGS4 < 0VGS5 < 0VGS6 < 0VP0a. Đặc tuyến truyền đạtVDSb. Đặc tuyến ngõ raHình 4.5. Đặc tuyến Vôn-Ampe của JFET.Trang 99Chương 4: Transistor hiệu ứng trường - FET4.2.2.3. Vùng thắt kênh – Vùng bão hòa:Ta thấy rằng, trong vùng bão hòa này giá trị dòng điện ID không phụ thuộc vào VDS mà phụthuộc vào VGS theo phương trình Shockley. Hay nói cách khác ID bị điều khiển bởi VGS.2 V I D  I DSS  1  GS (4.3)VP Như vậy, phương trình (4.3) cho thấy mối liên hệ giữa ID và VGS là không tuyến tính, tạo ra mộtđường cong tăng theo hàm mũ khi tăng giá trị của VGS.Tương tự, đặc tuyến truyền đạt của JFET kênh P ngược lại với JFET kênh N.4.2.3. Phân cực cho JFET4.2.3.1. Mạch phân cực cố định (fixed bias):Mạch phân cực cố định sử dụng JFET kênh N như hình 4.6. Trong đó tụ C1 và tụ C2 là các tụliên lạc đối với tín hiệu vào và tín hiệu ra. Giống như mạch phân cực dùng BJT, các tụ này cóchức năng ngăn dòng DC từ nguồn một chiều VDD chạy về nguồn tín hiệu Vi (tụ C1), ngăn dòngDC từ nguồn một chiều VDD chạy về tải (tụ C2), khi phân tích ở chế độ DC thì các các tụ điệnnày xem như hở mạch.RDVoDViGC2C1RGS(1)VDD(2)VGGHình 4.6. Mạch phân cực cố định cho JFET.Áp dụng định luật Kirchhoff cho vòng (1) đi qua hai cực G-S ta được:VGG  I G RG  VGS  0Do đặc điểm của JFET:IG  0VGS  VGG(4.4)Do VGG là điện áp cung cấp cố định nên điện áp VGS cũng có giá trị cố định do đó mạch đượcgọi là mạch phân cực cố định. Từ giá trị VGS tìm được ở trên (4.4), thế vào phương trìnhShockley ta sẽ tìm được dòng ID:22 V  V I D  I DSS 1  GS   I DSS 1  GG (4.5)VP VP Tiếp theo, áp dụng định luật Kirchhoff cho vòng (2) đi qua hai cực D-S ta tính được VDS và viếtđược phương trình đường tải DC (DCLL):VDD  I D RD  VDS  VDS  VDD  I D RD(4.6)Vậy là điểm Q được xác định Q(VDSQ, ICQ). Ngoài ra từ (4.6) ta có:V1ID  VDS  DD(4.7)RDRDPhương trình (4.7) chính là phương trình đường tải DC (DCLL) của mạch và được biểu diễntrên hình 4.7.Trang 100Chương 4: Transistor hiệu ứng trường - FETHình 4.7. Đường tải DC của mạch phân cực cố định cho JFETViệc xác định điểm làm việc tĩnh Q của JFET cũng có thể thực hiện bằng cách khác, cụ thểhình 4.8 minh họa việc xác định điểm làm việc tĩnh Q bằng phương pháp đồ thị.ID(mA)ID(mA)10đường đặc tính của linh kiệnVDD/RDIDSSđường thẳngVGS=-VGGQ6VGS = -1(V)4VGS = -2(V)QVGS = -VGG(V)002468VDD(V)VGS(V)VDSQ(V)VGSQ=-VGG-4VGS = 0(V)2-2-8 Vp -6810VDS(V)Hình 4.8. Tìm điểm làm việc tĩnh Q bằng phương pháp đồ thị.Bước 1: Viết phương trình phân cực dựa vào vòng (1):VGG  I G RG  VGSVGS  VGGTa có:Đây là phương trình có dạng x= const. Trên đặc tuyến truyền đạt ta vẽ đường thẳng này. Giaođiểm của phương trình phân cực với đặc tuyến truyền đạt cho ta giá trị IDQ.Bước 2: Từ phương trình DCLL (4.7b). Vẽ đường tải DCLL này trên đồ thị đặc tuyến ngõ ravà giao điểm của DCLL với đặc tuyến ngõ ra của JFET cho ta giá trị VDSQ cần tìm như hình4.8.Qua phân tích mạch phân cực trên ta thấy vì IG= 0 nên rõ ràng điện trở RG không có tác dụngđối với tín hiệu DC. Tuy nhiên RG có tác dụng rất quan trọng đối với mạch khuếch đại, vấn đềnày sẽ được đề cập chi tiết trong việc phân tích mạch khuếch đại dùng JFET.Ví dụ 4.1 Cho mạch điện như hình 4.9. Tìm các thông số :Trang 101Chương 4: Transistor hiệu ứng trường - FETa. VGSQ.b. IDQ.c. VDS.d. VD.e. VG.f. VS.Hình 4.9Giải ví dụ dùng phương pháp đại số:VGSQ  VGG  2Va.2c. V  2V I D  I DSS 1  GS   10mA 1   5.625mAVP  8V VDS  VDD  I D RD  16V  (5.625mA)(2k )  4.75Vd.VD  VDS  4.75Ve.VG  VGS  2Vb.2VS  0Vf.Giải ví dụ bằng phương pháp đồ thị:Đường cong Shockley và đường thẳng tại VGS = -2 V được vẽ như hình 4.10. Một điều khókhăn là đọc chính xác được giá trị tĩnh của dòng cực máng theo đồ thị, nhưng giá trị sau khi tìmđươc là 5,6mA như hình 4.10 là chấp nhận được.Hình 4.10a.Vì vậy,VGSQ  VGG  2Vb.I DQ  5.6mAc.VDS  VDD  I D RD  16V  (5.6mA)(2k )  4.8Vd.VD  VDS  4.8VTrang 102Chương 4: Transistor hiệu ứng trường - FETe.VG  VGS  2VVS  0Vf.Kết quả đã khẳng định được thực tế là dù sử dụng phương pháp đại số hoặc phương pháp đồthì thì kết quả thu được là gần giống nhau.Ví dụ 4.2: Tìm điểm làm việc tĩnh Q(ID, VDS) của mạch phân cực cho JFET sau:+ 16VID2,2kGViVoDIDSS = 8mAVP =  4VVDS1MS3VHình 4.11 00Áp dụng định luật Kirchhoff cho vòng đi qua mối nối G-S với IG= 0 và ID= IS ta được:VGS  I G 1M   3V  3VThế VGS vào phương trình Shockley:2 V  3 I D  I DSS 1  GS   8 1    0.5mA 4  VP Áp dụng định luật Kirchhoff cho vòng đi qua hai cực D-S với ID= IS ta được:VDS  VDD  I D RD  16V  (0.5mA)(2.2k )  14.9VVậy, điểm làm việc tĩnh Q(0.5mA;14.9V)4.2.3.2. Mạch tự phân cực:Mạch tự phân cực cho JFET được trình bày trong hình 4.12. Mạch không sử dụng nguồn VGG.2IDRDVoDViGC1C2SRG(1)(2)VDDRSHình 4.12. Mạch tự phân cực cho JFETÁp dụng định luật Kirchhoff cho vòng đi qua hai cực G-S (vòng 1) như hình 4.12 ta được:IG RG  VGS  I S RS  0Trang 103Chương 4: Transistor hiệu ứng trường - FETDo đặc tính của JFET:IG  0VàID  ISVGS   I D RS(4.8)Chú ý: Trong trường hợp này điện áp VGS là hàm biến thiên theo dòng điện ID nên giá trị sẽkhông cố định như với mạch phân cực cố định.Thay giá trị điện áp VGS từ phương trình (4.8) vào phương trình Shockley được:222 V  I R  I R I D  I DSS 1  GS   I DSS 1  D S   I DSS 1  D S (4.9)VP VP  VP Khai triển hằng đẳng thức từ phương trình (4.9) ta sẽ được phương trình bậc hai theo biến ID códạng như sau:I D2  k1I D  k2  0Giải phương trình trên được hai nghiệm ID và chọn nghiệm dựa vào đặc tính của JFET kênh N:- V p  VGS  0 .Tiếp theo áp dụng định luật Kirchhoff cho vòng (2) đi qua hai cực D-S ta tính được VDS và viếtđược phương trình DCLL:VDD  I D RD  VDS  I D RS  VDS  VDD  I D  RD  RS (4.10)Vậy là điểm Q được xác định Q(VDSQ, ICQ). Ngoài ra từ phương trình trên ta có:VDD1ID  VDS (4.11)RD  RSRD  RSĐây chính là phương trình đường tải DC (DCLL) của mạch và được biểu diễn trên hình 4.13.Hình 4.13. Đường tải DC của mạch tự phân cực cho JFETPhương pháp vừa trình bày ở trên là phương pháp toán học, sau đây sẽ trình bày phương phápđồ thị để xác định dòng điện ID.Bước 1: Dựa vào mạch vòng (1), phương trình (4.8) ta có phương trình đường phân cực:1I D   VGSRSĐây là phương trình có dạng y= ax. Trên đặc tuyến truyền đạt ta vẽ đường thẳng này. Giaođiểm của phương trình phân cực với đặc tuyến truyền đạt cho ta giá trị IDQ.Bước 2: Từ phương trình DCLL (4.11). Vẽ đường tải DCLL này trên đồ thị đặc tuyến ngõ ravà giao điểm của DCLL với đặc tuyến ngõ ra của JFET cho ta giá trị VDSQ cần tìm như hình4.14.Trang 104Chương 4: Transistor hiệu ứng trường - FETID(mA)ID(mA)10IDSSQIDQVGS = 0(V)6VGS = -1(V)4VGS = -2(V)Q20VGS(V)2046VGS = -VGG(V)8VDD(V)-4VDSQ(V)-2-8 Vp -6VDD/(RD+RS)810VDS(V)Hình 4.14. Tìm điểm làm việc tĩnh Q của mạch tự phân cực bằng phương pháp đồ thịVí dụ 4.3: Sử dụng phương pháp đại số và phương pháp đồ thị để tìm điểm làm việc tĩnh Q(VDS,ID) của mạch như hình sau, biết IDSS= 4mA, Vp = -6V.VDD9VRD2.2kΩRG10MΩRS680ΩHình 4.15.Giải ví dụ dùng phương pháp đại số:Áp dụng định luật Kirchhoff cho vòng đi qua mối nối G-S với IG= 0 và ID= IS ta được:VGS   I D RS  0.68I DThế VGS vào phương trình Shockley22 V  I R  I R I D  I DSS 1  GS   I DSS 1  D S   I DSS 1  D S VP VP  VP 22 0.68I D  I D  4 1 6 Khai triển ta được phương trình bậc 2 theo ID:0.0513I D2  1.91I D  4  0Giải phương trình, được 2 nghiệm ID:ID1= 35.22mA  loại.ID2= 2.22mA  nhận.Vậy ID= 2.22mA và VGS= -0.68x2.22= -1.51VÁp dụng định luật Kirchhoff cho vòng đi qua hai cực D-S với ID= IS ta được:VDS  VDD  I D  RD  RS   9  2.22(2.2  0.68)  2.61VTrang 105Chương 4: Transistor hiệu ứng trường - FETGiải ví dụ bằng phương pháp đồ thị:ID(mA)IDSS42.25VGS(V)-6-2.72-1.50Hình 4.16.Trên đặc tuyến truyền đạt của linh kiện, vẽ đường phân cựcVVI D   GS   GS (mA)RS0.68Đường thẳng này cắt đặc tuyến của linh kiện tại điểm Q có toạ độ khoảngID= 2.25mA, VGS= -1.5V.Áp dụng định luật Kirchhoff cho vòng đi qua hai cực DS với ID= IS ta được:VDS  VDD  I D  RD  RS   9  2.25(2.2  0.68)  2.52VVí dụ 4.4: Cho mạch phân cực JFET. Tìm giá trị điện thế VDHình 4.17.Phương trình dòng từ điện thế nguồn 20V đến điện thế VD:20 = ID. RD + VDDo ID = 6mA, RD = 2KΩ nên:VD = 20 – 6.2 = 8V.Trang 106Chương 4: Transistor hiệu ứng trường - FETVí dụ 4.5: Tìm điểm tĩnh Q cho mạch điện hình sau nếu:Hình 4.18.a. RS = 100 Ω.b. RS = 10 kΩ.Giải: cả RS = 100 Ω và RS = 10 kΩ đều được vẽ như hình sau:Hình 4.19.RS = 100 Ω:IDQ ≈ 6.4mAVGSQ = ID.RS ≈ -0.64Vb. VớiRS = 10 kΩ:VGSQ ≈ -4.6VIDQ = VGSQ / RS = 0.46mATrong thực tế, với giá trị của RS nhỏ hơn thì đường tải của mạch điện sẽ gần với trục ID, trongkhi tăng giá trị của RS thì đường tải sẽ gần với trục VGS.4.2.3.3. Phân cực dùng cầu phân áp:Mạch phân cực cho JFET dùng cầu phân áp cũng giống như mạch đã áp dụng đối với BJT códạng như hình 4.20.a. VớiTrang 107Chương 4: Transistor hiệu ứng trường - FETVDDR1RDRDVoVoViViC2C2(2)C1C1RGGR2RS(1)VGGCSHình 4.20. Mạch phân cực dùng cầu phân ápRSVDDCSHình 4.21. Mạch tương đương tính phân cựcÁp dụng định lý Thevenin:RGG  R1 / / R2R2VGG VDDR1  R2Áp dụng Kirchhoff cho mạch vòng (1), mạch vòng G-SVGS  VGG  I S RS  VGG  I D RS ,  I G  0, I D  I S Thay giá trị điện áp VGS từ (4.12) vào phương trình Shockley được:(4.12)(4.13)2 V I R R2VDDI D  I DSS 1  GS   I DSS 1  D S (4.14)VP VP   R1  R2 VPTương tự như mạch tự phân cực, khai triển (4.13) ta sẽ được phương trình bậc hai theo biến IDcó dạng như sau:2I D2  k1I D  k2  0Giải phương trình trên được hai nghiệm ID và chọn nghiệm dựa vào đặc tính của JFET kênh N:V p  VGS  0Tiếp theo áp dụng định luật Kirchhoff cho vòng (2) đi qua hai cực D-S ta tính được VDS và viếtđược phương trình DCLL:VDD  I D RD  VDS  I D RS  VDS  VDD  I D  RD  RS (4.15)Vậy là điểm Q được xác định Q(VDSQ, IDQ). Ngoài ra từ phương trình trên ta có:VDD1ID  VDS (4.16)RD  RSRD  RSĐây chính là phương trình đường tải DC (DCLL) của mạch.Hoặc giải bằng đồ thị như hình 4.19.Bước 1: Dựa vào mạch vòng (1), phương trình (4.14), ta có phương trình đường phân cực:11I D   VGS  VGGRSRSĐây là phương trình có dạng y= ax +b. Trên đặc tuyến truyền đạt ta vẽ đường thẳng này. Giaođiểm của phương trình phân cực với đặc tuyến truyền đạt cho ta giá trị IDQ.Bước 2: Từ phương trình DCLL (4.16). Vẽ đường tải DCLL này trên đồ thị đặc tuyến ngõ ravà giao điểm của DCLL với đặc tuyến ngõ ra của JFET cho ta giá trị VDSQ cần tìm như hình4.22.Trang 108Chương 4: Transistor hiệu ứng trường - FETID(mA)ID(mA)10IDSSVDD/(RD+RS)8đường phân cựcID=-(VGS-VGG)/RS64Q-2VGSQ0VGS(V)0246VGSQ8VDD(V)-4Q2VDSQ(V)Vp -6IDQ10VDS(V)Hình 4.22. Tìm điểm làm việc tĩnh Q của mạch phân cực dùng cầu phân áp bằng phương phápđồ thịGiải:a. Theo đặc tuyến của FET, nếu ID = IDSS /4 = 8 mA/4 = 2 mA, ta có VGS = VP /2 = -4 V/2 = -2V. Kết quả đồ thị của phương trình Shockley như hình 4.23Hình 4.23.Phương trình của mạch điện được định nghĩa như sau:R2VGG VDD  1.82VR1  R2VGS  VGG  I D RS  1.82V  I D (1.5k )Khi I D  0mA,VGS  1.82VKhi VGS  0V ,I D  1.21mAKết quả đường phân cực như hình với giá trị tĩnh làI DQ  2.4mAVGSQ  1.8Vb. VD  VDD  I D RD  10.24VTrang 109Chương 4: Transistor hiệu ứng trường - FETc. VS  I D RS  3.6Vd. VDS  VDD  I D  RD  RS   6.64Vhoặc VDS  VD  VS  6.64Ve. Mặc dù hiếm khi được yêu cầu, điện áp VDG có thể dễ dàng tính được bằng cáchVDG  VD  VG  8.42V4.3. TRANSISTOR HIỆU ỨNG TRƯỜNG LOẠI CỰC CỔNG CÁCH LY – MOSFETMOSFET (Metal Oxide Semiconductor FET) là loại transistor trường có cực cửa cách điện vớikênh dẫn điện bằng một lớp cách điện mỏng. Lớp cách điện thường dùng là chất oxit nên tathường gọi tắt là transistor trường loại MOS. Tên gọi MOS được viết tắt từ ba từ tiếng Anh là:Metal - Oxide - Semiconductor. MOSFET có 2 loại là D-MOSFET (MOSFET kênh có sẵn haykênh liên tục) và E-MOSFET (MOSFET kênh cảm ứng hay kênh gián đoạn).4.3.1. MOSFET kênh có sẵn D-MOSFET (Deleption MOSFET)4.3.1.1. Cấu tạo:Cấu tạo và kí hiệu của MOSFET kênh có sẵn kênh N và kênh P được trình bày như hình 4.24.(a) Cấu tạo D-MOSFET kênh P(b) Kí hiệu(c) Hình dạngHình 4.24. Cấu tạo, kí hiệu và hình dạng của D-MOSFET kênh N và kênh P4.3.1.2. Nguyên lý hoạt động cơ bản và các đặc tuyến Vôn-Ampe:Khi transistor làm việc, thông thường cực nguồn S được nối với đế và nối đất nên VS=0.Các điện áp đặt vào các chân cực cửa G và cực máng D là so với chân cực S.Nguyên tắc cung cấp nguồn điện cho các chân cực sao cho hạt dẫn đa số chạy từ cực nguồn Squa kênh về cực máng D để tạo nên dòng điện ID trong mạch cực máng.Còn điện áp đặt trên cực cửa có chiều sao cho MOSFET làm việc ở chế độ giàu hạt dẫn hoặc ởchế độ nghèo hạt dẫn.Trang 110Chương 4: Transistor hiệu ứng trường - FETHình 4.25. Nguyên lý làm việc của D-MOSFET kênh N (a) và kênh P (b)Nguyên lý làm việc của hai loại transistor kênh P và kênh N giống nhau chỉ có cực tính củanguồn điện cung cấp cho các chân cực là trái dấu nhau.Tương tự như JFET, dòng điện ID của D-MOSFET bị điều khiển bởi điện áp VGS theo phươngtrình Shockley (4.4). V I D  I DSS  1  GS VP ID (mA)2ID (mA)VGS3 > 0VGS2 > 0A2AIDSSVGS = 0VGS1 < 0A1B2VGS1 > 0B1BVùng giàu hạtdẫn trong kênhVùng nghèo hạtdẫn trong kênhVGS2 < 0VGS3 < 0VPVDS0VDSHình 4.26. Đặc tuyến truyền đạt và đặc tuyến ngõ ra của D-MOSFETBằng cách thay đổi các giá trị khác nhau của VGS ta được một họ đặc tuyến như hình 4.26. Trênđặc tuyến ngõ ra của D-MOSFET có 3 vùng làm việc: vùng ngắt, vùng bão hòa, vùng khuếchđại (với Vp là điện áp nghẽn, điện áp âm tối thiểu mà tồn tại dòng ID).Tương tự ta có đặc tuyến của D-MOSFET kênh P ngược lại với D-MOSFET kênh N.Tóm lại D-MOSFET là loại MOSFET kênh có sẵn có hai chế độ là nghèo và giàu hạt dẫn tuỳthuộc vào điện áp VGS.4.3.1.3. Phân cực D-MOSFET:Phân cực dùng cầu phân áp:Mạch phân cực dùng cầu phân áp của D-MOSFET thì cũng giống như mạch đã áp dụng đối vớiJFET có cấu hình mạch như hình 4.27.Trang 111Chương 4: Transistor hiệu ứng trường - FETID(mA)+VDD=+18ViDR1110M10.6710RD 1.8kIDQ 7.6DiGGR210MQIDSS =6mAVGS(Off)=-3VSiSRS 1500-1(a) Mạch phân cựcVGSQVGS(Off)-3V1VG1.5VGS(V)(b) Đường tải DCHình 4.27. Phân cực D-MOSFET dùng cầu phân ápÁp dụng định lý Thevenin :RGG  R1 / / R2R2VDDR1  R2VGGĐiện áp VGS:VGS  VGG  I S RS  VGG  I D RS ,  I G  0, I D  I S (4.17)Đặc tuyến truyền:22V I R R2VDD(4.18)I D  I DSS 1  GS   I DSS 1  D S V  R  R VVGSoff12GSoffGSoffTương tự như mạch tự phân cực, khai triển phương trình trên ta sẽ được phương trình bậc haitheo biến ID có dạng như sau:I D2  k1I D  k2  0Giải phương trình trên được hai nghiệm ID và chọn nghiệm dựa vào đặc tính của D-MOSFETkênh N: VGSoff  VGS  0Tiếp theo áp dụng định luật Kirchhoff đi qua hai cực D-S ta tính được VDS và viết được phươngtrình DCLL:VDD  I D RD  VDS  I D RS  VDS  VDD  I D  RD  RS (4.19)Vậy là điểm Q(VDSQ, IDQ) được xác định. Ngoài ra từ phương trình trên ta có:VDD1ID  VDS (4.20)RD  RSRD  RSĐây chính là phương trình đường tải DC (DCLL) của mạch.Phân cực dùng hồi tiếp điện áp:+VDDiDRDRGDiDSSiGGSHình 4.28. Mạch phân cực D-MOSFET dùng hồi tiếp điện ápTrang 112Chương 4: Transistor hiệu ứng trường - FETĐiện áp VDS = VGS:VGS  VDS  VDD  I D RD ,  I G  0, I D  I S Đặc tuyến truyền:22V VI R (4.21)I D  I DSS 1  GS   I DSS 1  DD  D D  V VVGSoff GSoff GSoffKhai triển phương trình trên ta sẽ được phương trình bậc hai theo biến ID có dạng như sau:I D2  k1I D  k2  0Giải phương trình trên được hai nghiệm ID và chọn nghiệm dựa vào đặc tính của D-MOSFETkênh N: VGSoff  VGS  0Vậy là điểm Q(VDSQ, IDQ) được xác định.Ví dụ 4.6: Cho D-MOSFET kênh N như hình 4.29, hãy tính:Hình 4.29.a. IDQ và VGSQ.b. VDS.Giải:a. Đối với đặc tuyến chuyển đổi của FET, một điểm để vẽ đồ thị thì được định nghĩa bởi ID =IDSS/4 = 6 mA/4 = 1.5 mA và VGS = VP/2 = -3 V/2 = -1.5 V. Xét giá trị của VP và đồ thị củaphương trình Shockley thực tế định nghĩa rằng khi giá trị VGS càng tăng nhanh sẽ càng dương,một điểm để vẽ sẽ được định nghĩa tại VGS = + 1 V. Thay thế vào phương trình Shockley ta có:2 V I D  I DSS 1  GS   10.67 mAVP Kết quả đường đặc tuyến như hình 4.30:Trang 113Chương 4: Transistor hiệu ứng trường - FETHình 4.30.Quá trình thực hiện giống như được mô tả cho JFET, ta có:10M x18VVG  1.5V10M   110 M VGS  VG  I D RS  1.5V  I D (750)Với I D  0mA ta cóVGS  VG  1.5VVới VGS  0V ta cóVG 2mARSĐồ thị đường phân cực như ở hình trên. Điểm hoạt động có giá trịI DQ  3.1mAID VGSQ  0.8Vb. Giá trị điện áp VDS:VDS  VDD  I D  RD  RS   10.1VVí dụ 4.7: Lặp lại ví dụ 4.6 với RS = 150 Ω:a.Điểm để vẽ thì giống như phương trình đường tải. Đối với đường phân cựcVGS  VG  I D RS  1.5V  I D (150)Với I D  0mA ta cóVGS  VG  1.5VVới VGS  0V ta cóID VG 10mARSTrang 114Chương 4: Transistor hiệu ứng trường - FETHình 4.31.Đường phân cực được thể hiện ở hình trên. Chú ý rằng trong trường hợp này điểm tĩnh có dòngđiện ở cực máng lớn hơn IDSS với trường hơp giá trị của VGS dương. Kết quả là:I DQ  7.6mAVGSQ  0.35Vb.Giá trị điện áp VDS:VDS  VDD  I D  RD  RS   3.18VVí dụ 4.8: Hãy tính các giá trị bên dưới cho mạch điện hình 4.32Hình 4.32.a. IDQ và VGSQ.b. VD.Trang 115Chương 4: Transistor hiệu ứng trường - FETGiải:a. Với dạng mạch tự phân cực ta cóVGS = -IDRSGiống như dạng mạch JFET, thiết lập giá trị của VGS bắt buộc phải nhỏ hơn 0 V. Vì vậy khôngyêu cầu vẽ đường đặc tuyến của linh kiện với VGS dương, mặc dù nó được thực hiện trên cơ sởđặc tuyến của thiết bị. Điểm để vẽ đường đặc tuyến với VGS < 0 V là:II D  DSS  2mA4VVGS  P  4V2Và với VGS > 0 V, khi VP = -8 V, ta chọn:VGS = +2 VVà:2 V I D  I DSS 1  GS   12.5mAVP Kết quả đường đặc tuyến của FET được vẽ như hình 4.33:Hình 4.33.Với đường thẳng phân cực, tại VGS = 0 V, ID = 0 mA. Lựa chọn VGS = -6 V ta có:VI D   GS  2.5mARSTa có điểm tĩnh Q là:I DQ  1.7mAVGSQ  4.3Vc.Giá trị điện áp VD:VDS  VDD  I D RD  9.46VTrang 116Chương 4: Transistor hiệu ứng trường - FETVí dụ 4.9: Hãy tính giá trị VDS của mạch điện hình 4.34:Hình 4.34.Giải:Do cực cổng kết nối trực tiếp đến cực nguồn nên ta có:VGS = 0 VKhi VGS được cố định là 0 V, dòng điện ở cực máng phải là IDSS (theo định nghĩa). Nói cáchkhác:I DQ  10mAVGSQ  0VVì vậy ta không cần vẽ đặc tuyến chuyển đổi của FET, và:VDS  VDD  I D RD  5V4.3.2. MOSFET kênh cảm ứng E-MOSFET (Enhancement MOSFET)4.3.2.1. Cấu tạo:Transistor trường loại MOS kênh cảm ứng còn gọi là MOSFET chế độ giàu (EnhancementMode MOSFET viết tắt là E-MOSFET).Khi chế tạo MOSFET kênh cảm ứng người ta không chế tạo kênh dẫn. Do công nghệ chế tạođơn giản nên MOSFET kênh cảm ứng được sản xuất và sử dụng nhiều hơn.Hình 4.35. Cấu tạo của E-MOSFET kênh PHình 4.36. Kí hịêu của E-MOSFET4.3.2.2. Đặc tuyến Vôn–Ampe:Để E-MOSFET có thể hoạt động được thì điều kiện cần và đủ là phải thiết lập kênh dẫn nốigiữa cực D và S. Do hiệu ứng tụ điện để hình thành kênh dẫn N cho E-MOSFET hoạt động thìTrang 117Chương 4: Transistor hiệu ứng trường - FETVGS> 0 và VDS> 0.Sau khi hình thành kênh dẫn thì hoạt động của E-MOSFET giống như IGFET cũng có hiệntượng nghẽn kênh (điểm A trên đặc tuyến), đánh thủng chuyển tiếp miền D (điểm B trên đặctuyến) như hình 4.37. Ta có:ID= ISIG= 0 (cực cổng cách ly)Tương tự như JFET và D-MOSFET, ứng với các giá trị VGS khác nhau ta được họ đặc tuyếncủa E-MOSFET được trình bày trong hình 4.37.ID (mA)ID (mA)VGS6 > 0VGS5 > 0VGS4 > 0VGS3 > 0VGS2 > 0VGS1 > 0VGSmin >0A1AB1B0VPVDS(a) Đặc tuyến(b) Đặc tuyến ngõ raVDS truyền đạtHình 4.37. Đặc tuyến truyền đạt và đặc tuyến ngõ ra của E-MOSFET kênh NTóm lại khi giá trị điện áp VGS nhỏ hơn điện áp ngưỡng (VTh) thì dòng điện cực máng của EMOSFET bằng 0. Khi giá trị điện áp VGS lớn hơn VTh thì dòng điện cực máng quan hệ khôngtuyến tính với điện áp VGS bằng phương trình:I DQ  k VGS  VTh 2(4.22)Trong đó k là hằng số phụ thuộc vào đặc tính E-MOSFET. Thông thường, giá trị k không đượcnêu cụ thể mà thay vào đó người ta cho toạ độ một điểm đặc biệt trên đồ thị ID = f(VGS) là(ID(on), VGS(on)). Dựa vào dữ liệu này ta có thể suy ra được giá trị của k từ phương trình (4.22)như sau:I D ( on )k(4.23)2VGS  VTh Tương tự, đặc tuyến của E-MOSFET kênh P ngược lại với kênh N.4.3.2.3. Phân cực cho E-MOSFET:Giống như phân cực cho D-MOSFET, mạch phân cực cho E-MOSFET và cách xác định điểmlàm việc tĩnh của mạch được trình bày trong hình 4.38.+VDDĐặc tuyến truyềnI (mA)DiDR1Đường phân cựcRDDiGGR2SiSRSQIDQ0 VGS(th)VGSQ VDD(a) Phân cực dùng cầu phân ápTrang 118VGS(V)Chương 4: Transistor hiệu ứng trường - FETID(mA)iDRG+VDDRDDGQIDQiGS0 VGS(th)VGSQ VDD(b) Phân cực dùng hồi tiếp điện ápHình 4.38. Phân cực cho E-MOSFET kênh N.Ví dụ 4.10: Hãy tính IDQ và VDSQ cho mạch E-MOSFET ở hình 4.39:Hình 4.39.Giải:Vẽ đường đặc tuyến chuyển đổi. Hai điểm được định nghĩa như hình 4.40:Hình 4.40.Trang 119VGS(V)Chương 4: Transistor hiệu ứng trường - FETGiải bài toán để tìm k, ta thu được:kVI D ( on )GS ( on ) VGS (Th ) 2 0.24 x103 A / V 2Với VGS = 6 V (giữa 3 và 8 V):I D  k VGS  VTh   2.16mA2Như trên hình đặc tuyến V-I. Với VGS = 10 V (lớn hơn VGS(Th) một chút),2I D  k VGS  VTh   11.76mAĐiểm Q còn xuất hiện ở đồ thị V-I. Bốn điểm là đầy đủ để vẽ phạm vi cần thiết của đường đặctuyến như ở hình trên.Đối với đường thẳng phân cực của mạch:VGS  VDD  I D RD  12V  I D (2k )VGS  VDD  12VI D  0 mAVDD 6mA V 0VGSRDTại điểm làm việc:I DQ  2.75mAID VGSQ  6.4VVDSQ  VGSQ  6.4VĐiểm tĩnh Q cho ví dụ 4.10:Hình 4.41.Trang 120Chương 4: Transistor hiệu ứng trường - FETVí dụ 4.11: Hãy tính IDQ, VGSQ, và VDS cho mạch điện hình 4.42:Hình 4.42.Giải:Thông số tương đương:VG R2VDD  18VR1  R2VGS  VG  I D RS  18V  I D (0.82k )Khi ID = 0 mA,VGS  18VNhư ở đồ thị đặc tuyến:Hình 4.43.Khi VGS = 0 V,VGS  18V  I D (0.82k )0  18V  I D (0.82k )I D  21.95mAĐiều kiện đề bài cho: VGS(Th) = 5V, ID(on) = 3mA với VGS(on) = 10VTrang 121

Tài liệu liên quan

  • Giáo trình kỹ thuật điện tử Giáo trình kỹ thuật điện tử
    • 107
    • 648
    • 1
  • Giáo trình kỹ thuật điện tử Giáo trình kỹ thuật điện tử
    • 21
    • 546
    • 0
  • Giáo trình kỹ thuật điện tử Giáo trình kỹ thuật điện tử
    • 9
    • 533
    • 4
  • Giáo trình kỹ thuật điện tử - Chương 10 ppt Giáo trình kỹ thuật điện tử - Chương 10 ppt
    • 23
    • 430
    • 0
  • Giáo trình kỹ thuật điện tử - Chương 7 ppt Giáo trình kỹ thuật điện tử - Chương 7 ppt
    • 21
    • 411
    • 0
  • Giáo trình kỹ thuật điện tử - Chương 6 ppt Giáo trình kỹ thuật điện tử - Chương 6 ppt
    • 14
    • 480
    • 0
  • Giáo trình KỸ THUẬT ĐIỆN TỬ - Chương 6 docx Giáo trình KỸ THUẬT ĐIỆN TỬ - Chương 6 docx
    • 18
    • 498
    • 1
  • GIÁO TRÌNH KỸ THUẬT ĐIỆN TỬ - 1 LÝ THUYẾT BÁN DẪN GIÁO TRÌNH KỸ THUẬT ĐIỆN TỬ - 1 LÝ THUYẾT BÁN DẪN
    • 288
    • 322
    • 1
  • Giáo trình kỹ thuật chuyển mạch và tổng đài số phần 2 TS nguyễn thanh hà Giáo trình kỹ thuật chuyển mạch và tổng đài số phần 2 TS nguyễn thanh hà
    • 135
    • 586
    • 1
  • giáo trình kỹ thuật điện lạnh cơ sở giáo trình kỹ thuật điện lạnh cơ sở
    • 37
    • 320
    • 0

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

(2.92 MB - 97 trang) - Giáo trình kỹ thuật điện tử (điện tử cơ bản) phần 2 Tải bản đầy đủ ngay ×

Từ khóa » Với Mosfet Kênh Gián đoạn Dòng điện Id Chỉ Xuất Hiện Khi điện áp Vgs *