GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 - TaiLieu.VN

Trang chủ » Chức Năng Các Chân Của Vi điều Khiển 89c51 » GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 - TaiLieu.VN

Có thể bạn quan tâm

OPTADS360 intTypePromotion=1 zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn tailieu.vn NÂNG CẤP Đăng Nhập | Đăng Ký Chủ đề »
  • Điện tử cơ bản
  • Máy biến áp
  • Điện tử điện lạnh
  • Linh kiện điện tử
  • Mạch điện tử
  • HOT
    • TL.01: Bộ Tiểu Luận Triết Học
    • FORM.08: Bộ 130+ Biểu Mẫu Thống Kê...
    • CEO.24: Bộ 240+ Tài Liệu Quản Trị Rủi...
    • FORM.04: Bộ 240+ Biểu Mẫu Chứng Từ Kế...
    • LV.11: Bộ Luận Văn Tốt Nghiệp Chuyên...
    • LV.26: Bộ 320 Luận Văn Thạc Sĩ Y...
    • CEO.27: Bộ Tài Liệu Dành Cho StartUp...
    • CEO.29: Bộ Tài Liệu Hệ Thống Quản Trị...
    • CMO.03: Bộ Tài Liệu Hệ Thống Quản Trị...
    FORM.07: Bộ 125+ Biểu Mẫu Báo Cáo Trong Doanh...
TUYỂN SINH YOMEDIA ADSENSE Trang Chủ » Kỹ Thuật - Công Nghệ » Điện - Điện tử GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

Chia sẻ: Dang Quoc Cuong | Ngày: | Loại File: PDF | Số trang:67

Thêm vào BST Báo xấu 2.451 lượt xem 802 download Download Vui lòng tải xuống để xem tài liệu đầy đủ

AT9C51 là một hệ vi tính 8 bit đơn chíp CMOS có hiệu suất cao,công suất nguồn tiêu thụ thấp và có 4Kbyte bộ nhớ ROM Flash xoá được lập trình được. Chip này được sản xuất dựa vào công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmel. Chip AT89C51 cũng tương thích với tập lệnh và các chân ra của chuẩn công nghiệp MCS-51. Flash trên chip này cho phép bộ nhớ chương trình được lập trình lại trên hệ thống hoặc bằng bộ lập trình bộ nhớ không mất nội dung qui...

AMBIENT/ Chủ đề:
  • điện tử ứng dụng
  • linh kiện điện tử
  • đề cương vi xử lí
  • vi mạch điện tử
  • mạch điện ứng dụng
  • điện xoay chiều 3 pha

Bình luận(0) Đăng nhập để gửi bình luận!

Đăng nhập để gửi bình luận! Lưu

Nội dung Text: GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51

  1. GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51
  2. CHƯƠNG I: GIỚI THIỆU VỀ VI ĐIỀU KHIỂN AT89C51 I. MÔ TẢ: AT9C51 là một hệ vi tính 8 bit đơn chíp CMOS có hiệu suất cao,công suất nguồn tiêu thụ thấp và có 4Kbyte bộ nhớ ROM Flash xoá được lập trình được. Chip này được sản xuất dựa vào công nghệ bộ nhớ không mất nội dung có độ tích hợp cao của Atmel. Chip AT89C51 cũng tương thích với tập lệnh và các chân ra của chuẩn công nghiệp MCS-51. Flash trên chip này cho phép bộ nhớ chương trình được lập trình lại trên hệ thống hoặc bằng bộ lập trình bộ nhớ không mất nội dung qui ước. Bằng cách kết hợp một CPU linh hoạt 8 bit với Flash trên một chip đơn thể, Atmel 89C51 là một hệ vi tính 8 bit đơn chip mạnh cho ta một giải pháp có hiệu quả về chi phí và rất linh hoạt đối với các ứng dụng điều khiển. AT89C51 có các đặc trưng sau: 4Kbyte Flash, 128 byte Ram, 32 đường xuất nhập, hai bộ định thời / đếm 16 bit, một cấu trúc ngắt 2 mức ưu tiên và 5 nguyên nhân ngắt, một port nối tiếp song công, mạch dao động và tạo xung clock trên chip. Ngoài ra AT8951 được thiết kế với logic tĩnh cho hoạt đông có tần số giảm xuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phần mềm. Chế độ nghĩ dừng CPU trong khi vẫn cho phép RAM, các bộ định thời / đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ nguồn giảm duy trì nội dung của RAM nhưng không cho mạch dao động cung cấp xung clock nhằm vô hiệu hoá các hoạt động khác của chip cho đến khi có reset cứng tiếp theo. Các đặc điểm của 8951 được tóm tắt như sau:  4 KB bộ nhớ có thể lập trình lại nhanh, có khả năng tới 1000 chu kỳ ghi xoá  Tần số hoạt động từ: 0Hz đến 24 MHz 1
  3.  3 mức khóa bộ nhớ lập trình  2 bộ Timer/counter 16 Bit  128 Byte RAM nội.  4 Port xuất /nhập I/O 8 bit.  Giao tiếp nối tiếp.  64 KB vùng nhớ mã ngoài  64 KB vùng nhớ dữ liệu ngoại.  Xử lý Boolean (hoạt động trên bit đơn).  210 vị trí nhớ có thể định vị bit.  4 s cho hoạt động nhân hoặc chia. II. CAÙC CAÁU HÌNH CHAÂN RA: 1/ SÔ ÑOÀ KHOÁI CUÛA AT89C51: 2
  4. 2/ SƠ LƯỢC CÁC CHÂN CỦA AT89C51 *MÔ TẢ CÁC CHÂN: -VCC: chân cung cấp điện. -GND: chân nối đất. -Port 0: gồm 8 chân 32-39 (P0.0…P0,7) Port 0 là port có 2 chức năng. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường IO. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu. -Port1: chân 1-8 (P1.0…P1.7) Port 1 là port IO. Có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài. -Port 2: chân 21-28 (P2.0….P2.7) 3
  5. Port 2 là port có tác dụng kép. Được dùng như các đường xuất nhập hoặc byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng. -Port 3: chân 10-17 (P3.0…P3.7) Port 3 là port xuất nhập 8 bit 2 chiều có các điện trở kéo lên bên trong. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có lien hệ với các đặc tính đặc biệt của 8951 -RST: Ngõ vào reset. Mức cao trên chân này trong 2 chu kỳ máy trong khi bộ dao động đang hoạt động sẽ reset AT89C51. -ALE/ PROG Xung của ngõ ra cho phép chốt địa chỉ ALE (address latch enable) cho phép chốt byte thấp của địa chỉ trong thời gian truy xuất bộ nhớ ngoài. Chân này cũng được dùng làm ngõ vào xung lập trình ( PROG ) trong thời gian lập trình Flash. Khi hoạt động bình thường, xung của ngõ ra ALE luôn luôn có tần số bằng 1/6 tần số của mạch dao động trên chip, có thể được sử dụng cho các mục đích định thời từ bên ngoài và tạo xung clock. Tuy nhiên cần lưu ý là một xung ALE sẽ bị bỏ qua trong mỗi chu kỳ truy xuất bộ nhớ dữ liệu ngoài. Khi cần, hoạt động cho phép chốt byte thấp của địa chỉ sẽ được vô hiệu hoá bằng cách set bit 0 của thanh ghi chức năng đặc biệt có địa chỉ byte là 8EH. Khi bit này được set, ALE chỉ tích cực tring thời gian thực thi lệnh MOVX hoặc MOVC. Ngược lại chân này sẽ được kéo lên mức cao. Việc set bit không cho phép hoạt động chốt byte thấp của địa chỉ sẽ không có tác dụng nếu bộ vi điều khiển đang chế độ thực thi chương trình ngoài. - PSEN : Chân cho phép bộ nhớ chương trình PSEN (program store enable) điều khiển truy xuất bộ nhớ chuơng trình ngoài. Khi AT89C51 đang thực thi chương trình trong bộ nhớ chương trình ngoài, PSEN tích cực 2 lần cho mỗi chu kỳ máy, 4
  6. ngoại trừ trường hợp 2 tác động của PSEN bị bỏ qua cho mỗi truy xuất bộ nhớ dữ liệu ngoài. - EA / Vpp: Chân cho phép truy xuất bộ nhớ ngoài EA (external access enable) phải được nối với GND để cho phép chip vi điều khiển tìm nạp lệnh từ các vị trí nhớ của bộ nhớ chương trình ngoài, bắt đầu từ địa chỉ 0000H cho đến FFFFH. Tuy nhiên cần lưu ý là nếu có bit khoá 1(clock bit 1) được lập trình, EA sẽ được chốt bên trong khi reset. EA nên nối với Vcc để thực thi chương trình trong chip. Chân EA / Vpp còn nhận điện áp cho phép lập trình Vpp trong thời gian lập trình cho Flash, điện áp này cấp cho các bộ phận có yêu cầu điện áp 12V. -XTAL 1: Ngõ vào đến mạch khuyếch đại đảo dao động và ngõ vào đến mạch tạo xung clock bên trong chip. -XTAL 2: Ngõ ra từ mạch khuyết đại đảo của mạch dao động. Hình: Mạch dao động III. CẤU TRÚC RAM NỘI CỦA 8951: Bản đồ bộ nhớ Data trên Chip như sau: 5
  7. Địa chỉ Địa chỉ byte byte Địa chỉ bit Địa chỉ bit 7F FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B RAM đa dụng E0 E7 E6 E5 E4 E E2 E1 E0 ACC 3 D0 D7 D6 D5 D4 D D2 D1 D0 PSW 3 30 B8 - - - BC B B B9 B8 IP B A 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 B0 B7 B6 B5 B4 B3 B2 B1 B0 P.3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 AF AC A A A9 A8 IE B A 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 không được địa chỉ hoá bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 9F 9E 9D 9C 9B 9A 99 98 SCON 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 97 96 95 94 93 92 91 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hoá bit TH1 6
  8. 22 17 16 15 14 13 12 11 10 8C không được địa chỉ hoá bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hoá bit TL1 20 07 06 05 04 03 02 01 00 8A không được địa chỉ hoá bit TL0 1F Bank 3 89 không được địa chỉ hoá bit TMO D 18 88 8F 8E 8D 8C 8B 8A 89 88 TCO N 17 Bank 2 87 không được địa chỉ hoá bit PCON 10 0F Bank 1 83 không được địa chỉ hoá bit DPH 08 82 không được địa chỉ hoá bit DPL 07 Bank thanh ghi 0 81 không được địa chỉ hoá bit SP 00 (mặc định cho R0 -R7) 88 87 86 85 84 83 82 81 80 P0 RAM CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT - AT8951 có 128 byte RAM nội có địa chỉ từ 00H đến FFH 1/ Vùng bank thanh ghi: -Bao gồm 32 byte bắt đầu từ 00H  1FH được chia thành 4 bank, mỗi bank bao gồm 8 thanh ghi: + Bank 0: từ 00H  07H + Bank 1: từ 08H  0FH + Bank 2: từ 10H  17H + Bank 3: từ 18H  1FH - Mỗi bank gồm 8 thanh ghi từ R0  R7. Bank 0: R0=00H; R1=01H… Bank 1: R0=08H; R1=09H… - Tại một thời điểm chương trình chỉ có thể hoạt động với 1 bank thanh ghi mặc định là bank 0. 2/ Vùng RAM định vị bit: 7
  9. - Gồm 16 byte có địa chỉ từ 20H  2FH trong vùng này ta có thể tác động tới từng bit. Có nghĩa la có thể set bit đó lên 1 hoặc clear bit đó về 0. - Có 128 bit trong vùng RAM định vị bit có địa chỉ từ 00H  7FH. 3/ Vùng RAM đa dụng: Có địa chỉ từ 30H  7FH(80 byte) có thể sử dụng làm bất cứ công việc gì trong chương trình. 4/ Vùng các thanh ghi đặc biệt: Có dịa chỉ từ 80H  FFH. - Thanh ghi tích luỹ A (ACC: Accumulartor) là thanh ghi trung gian thường được sử dụng để chứa lưu giá trị trong các lệnh chương trình có địa chỉ là E0H. Vd: Mov A, #3FH  Lấy 3FH đưa vào A. Mov A, 3FH  Lấy nội dung của 3FH đưa vào A. - Thanh ghi B: có địa chỉ là F)H là thanh ghi được dùng kết hợp với thanh ghi A trong các phép toán. Vd: Mul AB  Nhân thanh ghi A và B với nhau, đươc kết quả đưa vào A. Div AB  Chia A với B, kết quả đưa vào A, số dư đưa vào B. - Thanh ghi PSW (Program status word): Là thanh ghi chứa trạng thái của chương trình. 8
  10. Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau: BIT SYMBOL ADDRESS DESCRIPTION PSW.7 CY D7H Cary Flag PSW.6 AC D6H Auxiliary Cary Flag PSW.5 F0 D5H Flag 0 PSW4 RS1 D4H Register Bank Select 1 PSW.3 RS0 D3H Register Bank Select 0 00=Bank 0; address 00H07H 01=Bank 1; address 08H0FH 10=Bank 2; address 10H17H 11=Bank 3; address 18H1FH PSW.2 OV D2H Overlow Flag PSW.1 - D1H Reserved PSW.0 P DOH Even Parity Flag  CY: là cờ nhớ, CY sẽ set lên 1 khi thực hiện phép cộng có xảy ra nhớ, hoăc khi thực hiện phép trừ có xảy ra mượn.  AC (Auxiliary carrier) là cờ nhớ phụ khi cộng các số BCD. Cờ nhớ phụ sẽ set lên 1 nếu kết quả của 4 bit thấp nằm trong khoảng từ 0AH đến 0FH.  F0: là cờ nhớ dành cho người sử dụng.  RS1, RS0: quyết định dãy thanh ghi tích cực. Chúng được xoá sau khi reset hệ thống và được thay đối bởi phần mềm khi cần thiết. 9
  11. RS1 RS0 BANK 0 0 0 0 1 1 1 0 2 1 1 3 Dựa vào bảng trên ta có thể chọn thanh ghi bank nào muốn chọn.  OV (Over flow): sẽ set lên 1 khi thực hiên phép toán với số có dấu có xáy ra tràn.  P (Parity): là bit kiểm tra chẳn lẽ, bit P sẽ bằng 0 hoặc 1 theo dạng parity chẵn với nội dung của thanh ghi A - Con trỏ Ngăn xếp SP (Stack Pointer): + Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP). Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 8951. + Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng: MOV SP, #5F 10
  12. + Với lệnh trên thì ngăn xếp của 8951 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sỡ dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 60H trước khi cất byte dữ liệu. - Thanh ghi con trỏ dữ liệu Data Pointer (DPTR): Là thanh ghi 16 bit kết hợp của 2 thanh ghi 8 bit là DPH và DPL DPH DPL Thanh ghi DPTR thường được dùng để lưu các địa chỉ 16 bit, thông thường là các địa chỉ khi truy xuất bộ nhớ ngoài. - Các thanh ghi xuất nhập Port: Các Port của 8951 bao gồm Port0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, Port2 ở địa chỉ A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp. 8951 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi đệm dử liệu nối tiếp (SBUF) ở địa chỉ 99H sẽdữ cảhai dữ liệu truyền và dữ liệu nhập. Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H. - Thanh ghi điều khiển nguồn PCON (Power control Register): Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển. Thanh ghi PCON được tóm tắt như sau:  Bit 7 (SMOD): Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set.  Bit 6, 5, 4: Không có địa chỉ.  Bit 3 (GF1): Bit cờ đa năng 1. 11
  13.  Bit 2 (GF0): Bit cờ đa năng 2.  Bit 1 (PD): Set để khởi động mode Power Down và thoát để reset.  Bit 0 (IDL): Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset. Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS. IV. BỘ NHỚ NGOÀI - 8951 có khả năng mở rông bộ nhớ lên đến 64K byte bộ nhớ chương trình và 64k byte bộ nhớ dữ liệu ngoài. Do đó có thể dùng thêm RAM và ROM nếu cần. - Khi dùng bộ nhớ ngoài, Port0 không còn chức năng I/O nữa. Nó được kết hợp giữa bus địa chỉ (A0-A7) và bus dữ liệu (D0-D7) với tín hiệu ALE để chốt byte của bus địa chỉ chỉ khi bắt đầu mỗi chu kỳ bộ nhớ. Port được cho là byte cao của bus địa chỉ.  Truy xuất bộ nhớ mã ngoài (Acessing External Code Memory): - Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu PSEN\. Sự kết nối phần cứng của bộ nhớ EPROM như sau: Port 0 D0  D7 EA A0  A7 74HC373 ALE O D 8951 Port 2 G A8 EPROM  A15 PSEN OE Hình : Accessing External Code Memory (Truy xuất bộ nhớ mã ngoài) 12
  14. - Trong một chu kỳ máy tiêu biểu, tín hiệu ALE tích cực 2 lần. Lần thứ nhất cho phép 74HC373 mở cổng chốt địa chỉ byte thấp, khi ALE xuống 0 thì byte thấp và byte cao của bộ đếm chương trình đều có nhưng EPROM chưa xuất vì PSEN\ chưa tích cực, khi tín hiệu lên một trở lại thì Port 0 đã có dữ liệu là Opcode. ALE tích cực lần thứ hai được giải thích tương tự và byte 2 được đọc từ bộ nhớ chương trình. Nếu lệnh đang hiện hành là lệnh 1 byte thì CPU chỉ đọc Opcode, còn byte thứ hai bỏ đi.  Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory): - Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR. Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR). Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệu ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ. - Các RAM có thể giao tiếp với 8951 tương tự cách thức như EPROM ngoại trừ chân RD\ của 8951 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 8951 nối với chânWE \của RAM. Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM. Port 0 D0  D7 RAM EA\ A0  A7 74HC373 ALE O D 8951 Port 2 G A8  A15 RD\ OE\ WR\ WE\ 13
  15.  Sự giải mã địa chỉ (Address Decoding): - Sự giải mã địa chỉ là một yêu cầu tất yếu để chọn EPROM, RAM, 8279, … Sự giải mã địa chỉ đối với 8951 để chọn các vùng nhớ ngoài như các vi điều khiển. Nếu các con EPROM hoặc RAM 8K được dùng thì các bus địa chỉ phải được giải mã để chọn các IC nhớ nằm trong phạm vi giới hạn 8K: 0000H1FFFH, 2000H3FFFH, … - Một cách cụ thể, IC giải mã 74HC138 được dùng với những ngõ ra của nó được nối với những ngõ vào chọn Chip CS (Chip Select) trên những IC nhớ EPROM, RAM, … Hình sau đây cho phép kết nối nhiều EPROM và RAM. Hình : Address Decoding (Giải mã địa chỉ) -Vậy một chương trình có thể được tải vào RAM bằng cách xem nó như bộ nhớ dữ liệu và thi hành chương trình băng cách xem nó như bộ nhớ chương trình. 14
  16. V. CÁC LỆNH ĐIỀU KHIỂN: 8951 chia ra 2 nhóm lệnh chính:  Các lệnh số học.  Lệnh logic.  Dịch chuyển dữ liệu.  Luân lý.  Rẽ nhánh chương trình. Từng kiểu lệnh được mô tả như sau: 1 Các lệnh số học (Arithmetic Instrustion): ADD A, ADD A, Rn : (A)  (A) + (Rn) ADD A, direct : (A)  (A) + (direct) ADD A, @ Ri : (A)  (A) + ((Ri)) ADD A, # data : (A)  (A) + # data ADDC A, Rn : (A)  (A) + (C) + (Rn) ADDC A, direct : (A)  (A) + (C) + (direct) ADDC A, @ Ri : (A)  (A) + (C) + ((Ri)) ADDC A, # data : (A)  (A) + (C) + # data SUBB A, SUBB A, Rn : (A)  (A) - (C) - (Rn) SUBB A, direct : (A)  (A) - (C) - (direct) SUBB A, @ Ri : (A)  (A) - (C) - ((Ri)) 15
  17. SUBB A, # data : (A)  (A) - (C) - # data INC INC A : (A)  (A) + 1 INC direct : (direct)  (direct) + 1 INC Ri : ((Ri))  ((Ri)) + 1 INC Rn : (Rn)  (Rn) + 1 INC DPTR : (DPTR)  (DPTR) + 1 DEC DEC A : (A)  (A) - 1 DEC direct : (direct)  (direct) - 1 DEC @Ri : ((Ri))  ((Ri)) - 1 DEC Rn : (Rn)  (Rn) - 1 MULL AB : (A)  LOW [(A) x (B)] ; có ảnh hưởng cờ OV : (B)  HIGH [(A) x (B)] ; cờ Cary được xóa. DIV AB : (A)  Integer Result of [(A)/(B)]; cờ OV : (B)  Remainder of [(A)/(B)]; cờ Carry xóa DA A : Điều chỉnh thanh ghi A thành số BCD đúng trong phép cộng BCD (thường DA A đi kèm với ADD, ADDC)  Nếu [(A3-A0)>9] v [(AC)=1]  (A3A0)  (A3A0) + 6. 16
  18.  Nếu [(A7-A4)>9] v [(C)=1]  (A7A4)  (A7A4) + 6. 2 Các hoạt động logic (Logic Operation) : Các hoạt động logic được tóm tắt như sau : ANL ANL A, Rn : (A)  (A) AND (Rn). ANL A, direct : (A)  (A) AND (direct). ANL A,@ Ri : (A)  (A) AND ((Ri)). ANL A, # data : (A)  (A) AND (# data). ANL direct, A : (direct)  (direct) AND (A). ANL direct, # data : (direct)  (direct) AND # data. ORL ORL A, Rn : (A)  (A) OR (Rn). ORL A, direct : (A)  (A) OR (direct). ORL A,@ Ri : (A)  (A) OR ((Ri)). ORL A, # data : (A)  (A) OR # data. ORL direct, A : (direct)  (direct) OR (A). ORL direct, # data : (direct)  (direct) OR # data. XRL XRL A, Rn : (A)  (A)  (Rn). XRL A, direct : (A)  (A)  (direct). XRL A,@ Ri : (A)  (A)  ((Ri)). XRL A, # data : (A)  (A)  # data. 17
  19. XRL direct, A : (direct)  (direct)  (A). XRL direct, # data : (direct)  (direct)  # data. y = a b = ab + ab CLR A : (A)  0 CLR C : (C)  0 CLR Bit : (Bit)  0 RL A : Quay vòng thanh ghi A qua trái 1 bit RLC A : Quay vòng thanh ghi A qua trái 1 bit có cờ Carry RR A : Quay vòng thanh ghi A qua phải 1 bit RRC A : Quay vòng thanh ghi A qua phải 1 bit có cờ Carry SWAP A : Đổi chổ 4 bit thấp v 4 bit cao của A cho nhau (A3A0)(A7A4). 3 Các lệnh rẽ nhánh : Sau đây là sự tóm tắt từng hoạt động của lệnh nhảy. JC rel : Nhảy đến “rel” nếu cờ Carry C = 1. JNC rel : Nhảy đến “rel” nếu cờ Carry C = 0. JB bit, rel : Nhảy đến “rel” nếu (bit) = 1. JNB bit, rel : Nhảy đến “rel” nếu (bit) = 0. JBC bit, rel : Nhảy đến “rel” nếu bit = 1 v xĩa bit. ACALL addr11 : Lệnh gọi tuyệt đối trong page 2K. LCALL addr16 : Lệnh gọi di chương trình con trong 64K. 18
  20. RET : Kết thúc chương trình con trở về chương trình chính. RETI : Kết thúc thủ tục phục vụ ngắt quay về chương trình chính hoạt động tương tự như RET. AJMP Addr11 : Nhảy tuyệt đối không điều kiện trong 2K. LJMP Addr16 : Nhảy đi không điều kiện trong 64K Hoạt động tương tự lệnh LCALL. SJMP rel : Nhảy ngắn không điều kiện trong (-128127) byte JMP @ A + DPTR:Nhảy không điều kiện đến địa chỉ (A) + (DPTR) (PC)  (A) + (DPTR) JZ rel : Nhảy đến A = 0. Thực hành lệnh kế nếu A  0. JNZ rel : Nhảy đến A  0. Thực hành lệnh kế nếu A = 0. CJNE A, direct, rel : So sánh và nhảy đến A  direct (A) < (direct)  C = 1 (A) > (direct)  C = 0 (A) = (direct). Thực hành lệnh kế tiếp CJNE A, # data, rel : Tương tự lệnh CJNE A, direct, rel. CJNE Rn, # data, rel : Tương tự lệnh CJNE A, direct, rel. CJNE @ Ri, # data, rel : Tương tự lệnh CJNE A, direct, rel. DJNE Rn, rel : Giảm Rn nhảy nếu Rn  0. DJNZ direct, rel : Tương tự lệnh DJNZ Rn, rel. 4 Các lệnh dịch chuyển dữ liệu : Tất cả các lệnh dịch chuyển đểu khôg ảnh hưởng đến cờ. Hoạt động của từng lệnh được tóm tắt như sau : 19
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí 65 tài liệu 2431 lượt tải

  • BẮT ĐẦU LÀM QUEN VỚI VI ĐIỀU KHIỂN

    pdf 6 p | 958 | 564

  • Giáo trình Vi điều khiển - Chương 1: TỔNG QUAN VỀ VI ĐIỀU KHIỂN MCS-51

    pdf 34 p | 1590 | 472

  • Giáo trình Vi điều khiển - Chương 4: Các ứng dụng dựa trên vi điều khiển MCS-51

    pdf 41 p | 818 | 430

  • Giáo trình Vi điều khiển - Chương 3: Các hoạt động của vi điều khiển MCS-51

    pdf 38 p | 353 | 168

  • THIẾT KẾ VÀ LẮP RÁP BỘ BIẾN TẦN NGUỒN ÁP ĐIỀU KHIỂN ĐỘNG CƠ KHÔNG ĐỒNG BỘ BA PHA RÔTO LỒNG SÓC. (DÙNG VI ĐIỀU KHIỂN - CHIP AT89C51)

    ppt 17 p | 400 | 152

  • Báo cáo thí nghiệm kỹ thuật vi sử lý

    pdf 9 p | 295 | 83

  • AUTO.NLU BẮT ĐẦU LÀM QUEN VỚI VI ĐIỀU KHIỂN

    pdf 6 p | 123 | 29

  • Giới thiệu về AT89C51

    pdf 24 p | 148 | 19

Thêm tài liệu vào bộ sưu tập có sẵn: Đồng ý Thêm vào bộ sưu tập mới: *Tên bộ sưu tập Mô Tả: *Từ Khóa: Tạo mới Báo xấu
  • Hãy cho chúng tôi biết lý do bạn muốn thông báo. Chúng tôi sẽ khắc phục vấn đề này trong thời gian ngắn nhất.
  • Không hoạt động
  • Có nội dung khiêu dâm
  • Có nội dung chính trị, phản động.
  • Spam
  • Vi phạm bản quyền.
  • Nội dung không đúng tiêu đề.
Hoặc bạn có thể nhập những lý do khác vào ô bên dưới (100 ký tự): Vui lòng nhập mã xác nhận vào ô bên dưới. Nếu bạn không đọc được, hãy Chọn mã xác nhận khác.. Đồng ý LAVA AANETWORK THÔNG TIN
  • Về chúng tôi
  • Quy định bảo mật
  • Thỏa thuận sử dụng
  • Quy chế hoạt động
TRỢ GIÚP
  • Hướng dẫn sử dụng
  • Upload tài liệu
  • Hỏi và đáp
HỖ TRỢ KHÁCH HÀNG
  • Liên hệ
  • Hỗ trợ trực tuyến
  • Liên hệ quảng cáo
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

Đang xử lý... Đồng bộ tài khoản Login thành công! AMBIENT

Từ khóa » Chức Năng Các Chân Của Vi điều Khiển 89c51