Hình 1: Sơ đồ Khối Của Chip 8051 - Tài Liệu Text - 123doc

1. Trang chủ >
2. Kỹ thuật >
3. Điện - Điện tử - Viễn thông >

Hình 1: Sơ đồ khối của chip 8051

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (839.31 KB, 70 trang )

Đồ án tốt nghiệpP3.6P3.7Trờng đại học Bách Khoa Hà NộiWRRDB6HB7HĐiều khiển ghi bộ nhớ dữ liệu ngoàiĐiều khiển đọc bộ nhớ dữ liệu ngoàiHình 2: Sơ đồ các chân của 8051e. Chân PSEN (Program Store Enable) : (chân 29) đây là tín hiệu điềukhiển cho phép truy xuất bộ nhớ chơng trình ngoài. Chân này thờng đợcnối với chân cho phép xuất OE (Output Enable) của EPROM (hoặcROM) để cho phép đọc các byte lệnh. Tín hiệu PSEN ở mức logic 0 trongsuốt thời gian tìm và nạp lệnh. Khi thực thi chơng trình ở ROM nội ,PSEN đợc duy trì ở mức logic 1 (logic không tích cực).f. Chân ALE (chân 30): chân xuất tín hiệu cho phép chốt địa chỉ (AddressLatch Enable) để giải đa hợp (Demultiplexing) bus dữ liệu và bus địa chỉ.Tín hiệu ALE có tần số f=1/6 f osc (fosc: tần số của bộ dao động bên trong8051) và có thể đợc dùng làm xung clock cho các phần còn lại của hệthống. Chân ALE còn đợc dùng để nhận xung ngõ vào lập trình choEPROM.g. Chân truy xuất ngoài EA (chân 31) : ngõ vào này có thể đợc nối +5V(mức logic 1) hoặc nối đất (mức logic 0). Nếu chân này có mức logic 1:8051 thực thi chơng trình trong ROM nội, còn khi ở mức logic 0 thì 8051thực thi chơng trình chứa ở bộ nhớ ngoài. Các phiên bản EPROM củaSV: Ngô Quốc Toàn10ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà Nội8051 còn sử dụng chân EA làm chân nhận điện áp cấp điện 21 V cho việclập trình EPROM nội.h. Chân RESET (chân 9): đây là ngõ vào xóa chính (Master reset) của8051, dùng để thiết lập lại trạng thái ban đầu cho hệ thống hay gọi tắt làReset hệ thống. Khi ngõ vào này đợc treo ở mức logic 1 tối thiểu là 2 chukỳ máy, các thanh ghi bên trong 8051 đợc nạp các giá trị thích hợp choviệc khởi động lại hệ thống.i. XTAL1 và XTAL2 ( chân 18 và 19): Mạch dao động bên trong chip8051 đợc ghép với thạch anh bên ngoài ở hai chân XTAL1 và XTAL2(chân 18 và 19). Tần số danh định của thạch anh là 12 MHz cho hầu hếtcác chip của họ MCS-51. XTAL1: Ngõ vào đến mạch khuếch đại đảo củamạch dao động. XTAL2: Ngõ ra từ mạch khuếch đại đảo của mạch daođộng.j. Chân Vcc (chân 40) lấy nguồn nuôi +5V để cấp cho chip.k. Chân Vss ( chân 20) chân nối đất.II.2.3. Cấu trúc của các cổng xuất/nhập.Việc ghi đến một chân của port sẽ nạp dữ liệu bộ chốt điều khiển củaport, ngõ ra Q của bộ chốt điều khiển của một transistor trờng và transistor nàynối với chân của port. Khả năng fanout của port 1,2,3 là 4 tải vi mạch TTL loạischottky công suất thấp còn của port 0 là 8 tải loại LS.Lu ý: khi điện trở kéo lên sẽ không có ở port 0 (trừ khi port làm nhiệm vụcủa bus địa chỉ/dữ liệu đa hợp). Do vậy một điện trở kéo lên bên ngoài phải đợccần đến. Giá trị của điện trở này phụ thuộc vào đặc tính ngõ vào của thành phầnghép nối với chân của port.SV: Ngô Quốc Toàn11ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiII.3 Tổ chức bộ nhớ 80518051 có không gian bộ nhớ riêng cho chơng trình và dữ liệu: cả 2 bộ nhớchơng trình và dữ liệu đều đặt bên trong chip, tuy nhiên vẫn có thể mở rộng bộnhớ chơng trình và bộ nhớ dữ liệu bằng cách sử dụng chip nhớ bên ngoài vớidung lợng tối đa 64Kbyte cho bộ nhớ chơng trình và bộ nhớ dữ liệu.Bộ nhớ nội trong chip bao gồm cả RAM và ROM. RAM trên chip bao gồmvùng RAM đa chức năng, vùng RAM với từng bit đợc định địa chỉ, dãy thanhghi (bank register) và các thanh ghi chức năng đặc biệt SFR (special functionregister). Hai đặc tính đáng lu ý là :a. các thanh ghi và các port xuất/nhập đợc định địa chỉ theo kiểuánh xạ bộ nhớ (memory mapped) và đợc truy xuất nh một vị trínhớ trong bộ nhớb. vùng stack thờng trú trong RAM trên chip (RAM nội) thay vì ởtrong RAM ngoài nh các bộ vi xử lý.II.3.1 Vùng RAM đa mục đíchVùng RAM đa mục đích có 80 byte đặt ở địa chỉ từ 30H đến 7FH, bên dới vùng này từ địa chỉ 00H đến 2FH là vùng nhớ có thể đợc sử dụng tơng tự. Bấtkỳ vị trí nhớ nào trong vùng RAM đa mục đích đều có thể đợc truy xuất tự dobằng cách sử dụng các kiểu định địa chỉ trực tiếp hoặc gián tiếp.SV: Ngô Quốc Toàn12ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiII.3.2. Vùng RAM định địa chỉ bit8051 chứa 210 vị trí bit đợc định địa chỉ trong đó 128 bit chứa trong cácbyte ở địa chỉ từ 20H đến 2FH (16 byte x 8 bit = 128 bit) và phần còn lại chứatrong các thanh ghi đặc biệt. Ngoài ra 8051 còn có các port xuất/nhập có thểđịnh địa chỉ từng bit, điều này làm đơn giản việc giao tiếp bằng phần mềm vớicác thiết bị xuất/nhập đơn bit.II.3.3 Các dãy thanh ghi32 vị trí thấp nhất của bộ nhớ nội chứa các dãy thanh ghi . Các lệnh của8051 hỗ trợ 8 thanh ghi từ R0 đến R7 thuộc dãy 0 (bank 0). Đây là dãy mặcđịnh sau khi reset hệ thống. Các thanh ghi này ở các địa chỉ từ 00H đến 07H.Lệnh sử dụng các thanh ghi từ R0 đến R7 là các lệnh ngắn và thực hiện nhanhhơn so với các lệnh tơng đơng sử dụng kiểu định địa chỉ trực tiếp. Các giá trị dữliệu thờng đợc sử dụng nên chứa trong các thanh ghi này. Dãy thanh ghi đang đợc sử dụng gọi là dãy thanh ghi tích cực.II.3.4 Các thanh ghi chức năng đặc biệt (SFR)Cũng nh các thanh ghi từ R0 đến R7, ta có 21 thanh ghi chức năng đặcbiệt SFR chiếm phần trên của RAM nội từ địa chỉ 80H đến FFH. Ta cần lu ý làkhông phải tất cả 128 địa chỉ từ 80H đến FFH đều đợc định nghĩa mà chỉ có 21địa chỉ đợc định nghĩa.II.3.4.1 Từ trạng thái chơng trình PSW ( Program Status Word)Địa chỉ byte: D0H76543210CYACF0RS1RS0OVPBitKý Địa chỉMô tả bithiệuPSW.7CYD7H Cờ nhớ (carry flag). Cờ này đợc set nếu có bit nhớ từbit 7 trong phép cộng hoặc đợc set nếu có bit mợncho bit 7 trong phép trừPSW.6ACD6H Cờ nhớ phụ. Cờ này đợc set trong phép cộng nếu cóbit nhớ từ bit 3 sang bit 4 hoặc nếu kết quả trong 4bit thấp nằm trong khoảng từ 0AH 0FHPSW.5F0D5H Cờ O, cờ này dành cho ngời sử dụngPSW.4 RS1D4H Chọn dãy thanh ghi (bit 1)PSW.3 RS0D3H Chọn dãy thanh ghi (bit 0)00 = bank 0 : địa chỉ từ 00H 07H01 = bank 1 : địa chỉ từ 08H 0FH10 = bank 2 : địa chỉ từ 10H 17H11 = bank3 : địa chỉ từ 18H 1FHPSW.2 OVD2H Cờ tràn (Overflow flag), cờ này đợc set sau khi cộnghoặc trừ nếu có 1 số tràn số học (nghĩa là tràn trêncác phép toán số có dấu: kết quả của phép toán lớnhơn +127 hoặc nhỏ hơn -128)PSW.1-D1H Dự trữPSW.0PD0H Cờ kiểm tra chẵn/lẻ. Cờ này đợc set hoặc clear bởiSV: Ngô Quốc Toàn13ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà Nộiphần cứng sau mỗi 1 chu kỳ lệnh, để chỉ ra rằng có 1số chẵn hoặc số lẻ bit 1 trong thanh chứaII.3.4.2 Thanh ghi BThanh ghi B ở địa chỉ F0H đợc dùng chung với thanh chứa A trong cácphép toán nhân, chia. Lệnh MUL AB nhân 2 số 8 bit không dấu chứa trong A vàB và chứa kết quả 16 bit vào cặp thanh ghi B, A (thanh chứa A cất byte thấp vàthanh ghi B cất byte cao).Lệnh chia DIV AB chia A bởi B, thơng số cất trong thanh chứa A và d số cấttrong thanh ghi B. Thanh ghi B còn đợc xử lý nh một thanh ghi nháp. Các bit đợc định địa chỉ của thanh ghi B có địa chỉ từ F0H đến F7H.II.3.4.3 Con trỏ stack (Stack pointer)Con trỏ stack SP (stack pointer) là 1 thanh ghi 8 bit ở địa chỉ 81H. SP chứađịa chỉ của dữ liệu hiện đang ở đỉnh của stack. Các lệnh liên quan đến stack baogồm lệnh cất dữ liệu vào stack và lệnh lấy dữ liệu ra khỏi stack. Việc cất vàostack làm tăng SP trớc khi ghi dữ liệu và việc lấy dữ liệu ra khỏi stack sẽ giảmSP. Vùng stack của 8051 đợc giữ trong RAM nội và đợc giới hạn đến các địachỉ truy xuất đợc bởi kiểu định địa chỉ gián tiếp. Các lệnh PUSH và POP sẽ cấtdữ liệu vào stack và lấy dữ liệu từ stack, các lệnh gọi chơng trình con (ACALL,LCALL) và lệnh trở về (RET, RETI) cũng cất và phục hồi nội dung của bộ đếmchơng trình PC (program counter).II.3.4.4 Con trỏ dữ liệu DPTRCon trỏ dữ liệu DPTR (data pointer) đợc dùng để truy xuất bộ nhớ chơngtrình ngoài hoặc bộ nhớ dữ liệu ngoài. DPTR là một thanh ghi 16 bit có địa chỉlà 82H (DPL, byte thấp) và 83H (DPH, byte cao).II..3.4.5 Các thanh ghi portCác port xuất/nhập của 8051 bao gồm Port 0 tại địa chỉ 80H, Port 1 tạiđịa chỉ 90H, Port 2 tại địa chỉ A0H và Port 3 tại địa chỉ B0H. Tất cả các port đềuđợc định địa chỉ từng bit nhằm cung cấp các khả năng giao tiếp mạnh.II.3.4.6 Các thanh ghi định thời TMOD (Timer Mode Register) và TCON(Timer/Counter Control Register)8051 có 2 bộ đếm/định thời (counter/timer) 16 bit để định các khoảngthời gian hoặc để đếm các sự kiện.Bộ định thời 0 có địa chỉ 8AH (TL0, byte thấp) và 8CH (TH0, byte cao).Bộ định thời 1 có địa chỉ 8BH (TL1, byte thấp) và 8DH (TH1, byte cao).Hoạt động của bộ định thời đợc thiết lập bởi thanh ghi chế độ định thời TMOD(Timer Mode Register) ở địa chỉ 88H. Chỉ có TCON đợc định địa chỉ từng bit. TMOD : có chức năng điều khiển chọn chế độ định thời/đếm. Địa chỉ byte là89H, không đợc định địa chỉ bit7GATE6C /TSV: Ngô Quốc Toàn5M14M03GATE142C /T1M10M0ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiGATE : Bit điều khiển cổng. Khi bit TRx trong TCON đợc set = 1 vàGATE = 1 thì bộ Timer/Counter chỉ hoạt động trong khi INTx ở mức cao (điềukhiển cứng). Khi GATE = 0 bộ Timer/Counter chỉ hoạt động khi TRx =1 (điềukhiển mềm).C / T : bit chọn chức năng đếm (counter) hay định thời (timer). Khi C / T= 0 bộ Timer/Counter hoạt động định thời (dùng xung clock nội của hệ thống).Khi C / T = 1, Timer/Counter hoạt động đếm (dùng xung clock nhận từ ngõ vàoTx).M1, M0 : Bit chọn chế độM10011M00101Chế độ0123Bộ định thời 13 bitBộ định thời/đếm 16 bitBộ định thời/đếm 8 bit tự động nạp lạiBộ định thời 0: TL0 là bộ định thời/đếm 8 bit đợc điềukhiển bởi các bit điều khiển bộ định thời 0. TH0 là bộđịnh thời 8 bit đợc điều khiển bởi các bit điều khiển bộđịnh thời 1.Bộ định thời/đếm 1 ngng hoạt động TCON : có chức năng điều khiển bộ định thời/đếm. Địa chỉ byte là 88H, cóđịnh địa chỉ bit7TF16TR15TF0Ký hiệuVị tríĐịa chỉTF1TCON.7 8FHTR1TCON.6 8EHTF0TR0IE1TCON.5 8DHTCON.4 8CHTCON.3 8BHIT1TCON.2 8AHIE0IT0TCON.1 89HTCON.0 88HSV: Ngô Quốc Toàn4TR03IE12IT11IE00IT0Mô tảCờ tràn bộ định thời 1 : đợc set bởi phần cứng khibộ định thời/đếm bị tràn, xóa bằng phần mềmhoặc bởi phần cứng khi trình phục vụ ngắt đợc trỏđếnBit điều khiển bộ định thời 1 hoạt động, đợcset/clear bởi phần mềm.Cờ tràn bộ định thời 0Bit điều khiển bộ định thời 0 hoạt độngCờ ngắt ngoài 1, tác động cạnh. Đợc set bởi phầncứng khi phát hiện có ngắt ngoài tác động cạnh,đợc xóa bởi phần cúng khi ngắt đã đợc xử lýBit điều khiển chọn loại ngắt, đợc set/xóa để xácđịnh ngắt ngoài thuộc loại tác động cạnh âm(xuống) hay tác động mức thấpCờ ngắt ngoài 0, tác động cạnhBit điều khiển chọn loại ngắt15ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiII.3.4.7 Thanh ghi của cổng nối tiếp (Serial Port)Bên trong 8051 có một port nối tiếp để truyền thông với các thiết bị nốitiếp nh các thiết bị đầu cuối hoặc modem, hoặc để giao tiếp với các IC khác cómạch giao tiếp nối tiếp (nh các thanh ghi dịch chẳng hạn). Chế độ hoạt động củacổng nối tiếp đợc thiết lập bằng cách ghi từ điều khiển lên thanh ghi chọn chếđộ SCON( Serial Port Control Register). SCON có địa chỉ byte là 98H, định địachỉ bit.7SM06SM1Ký hiệuSM0SM1SM2Vị tríSCON.7SCON.6SCON.55SM24REN3TB82RB81TI0RIMô tảBit chọn chế độBit chọn chế độBit này cho phép truyền thông đa xử lý ở cácchế độ 2 & 3. Trong chế độ 2 hoặc 3 nếuSM2 = 1, RT sẽ không đợc tích cực nếu bitnhận đợc thứ 9 (RB8) bằng = 0. Trong chế độ1, nếu SM2 = 1, RI sẽ không đợc tích cực nếuta không nhân đợc bit stop hợp lệ.RENSCON.49CHCho phép thu. Việc set hoặc xóa bit này bởiphần mềm sẽ cho phép hoặc không cho phéphoạt động thu.TB8SCON.39BHBit phát 8, bit thứ 9 đợc phát ở các chế độ 2& 3. Bit này đợc set hoặc xóa bằng phầnmềm.RB8SCON.29AHBit thu 8. Trong các chế độ 2 & 3, RB8 là bitdữ liệu thứ 9 thu đợc. Trong chế độ 1, nếuSM2 = 0, RB8 là bit stop thu đợc. Trong chếđộ 0, RB8 không đợc sử dụng.TISCON.199HCờ ngắt phát, cờ này đợc set bởi phần cứng ởcuối thời gian phát bit thứ trong chế độ 0hoặc ở giữa thời gian của bit stop trong cácchế độ khác. Cờ TI phải đợc xóa bằng phầnmềm.RISCON.098HCờ ngắt thu, cờ này đợc set bởi phần cứng ởcuối thời gian thu bit thứ 8 trong chế độ 0hoặc ở giữa thời gian của bit stop trong cácchế độ khác. Cờ RI phải đợc xóa bởi phầnmềm.SM0 SM1 Chế độMô tảTốc độ baud000Thanh ghi dịchfosc ữ 120118-bit UARTThay đổi1029-bit UARTfosc ữ 64 hoặc fosc ữ 32SV: Ngô Quốc ToànĐịa chỉ9FH9EH9DH16ĐKTĐ 2 - K4Đồ án tốt nghiệp11Trờng đại học Bách Khoa Hà Nội39-bit UARTThay đổiII.3.4.8 Các thanh ghi ngắt8051 có cấu trúc ngắt với 2 mức u tiên và 5 nguyên nhân ngắt (5 source,2 priority level interrupt structure). Các ngắt bị vô hiệu hóa sau khi reset hệthống và sau đó đợc cho phép bằng cách ghi vào thanh ghi cho phép ngắt IE(Interrupt Enable register) ở địa chỉ A8H. Mức u tiên ngắt đợc thiết lập quathanh ghi u tiên ngắt IP (Interrupt Priority register) ở địa chỉ B8H. Cả 2 thanhghi này đều đợc định địa chỉ từng bit.II.3.4.9 Thanh ghi điều khiển nguồnThanh ghi điều khiển nguồn PCON (Power Control Register) có địa chỉ87H chứa các bit điều khiển đợc tóm tắt trong bảng sau đâyBit7Ký hiệuSMOD654321GF1GF0PD0IDLMô tảTăng gấp đôi tốc độ baud. Nếu bộ định thời 1 đợc dùng đểtạo ra tốc độ baud và SMOD = 1, tốc độ baud đợc tăng gấpđôi khi Port nối tiếp đợc sử dụng ở các chế độ 1, 2 hoặc 3.Dự trữDự trữDự trữBit cờ đa mục đích 1Bit cờ đa mục đích 0Bit chế độ nguồn giảm. Việc set bit này bằng 1 tác độngđến thao tác nguồn giảm trong các phiên bản CMOS của8051.Bit chế độ nghỉ. Việc set bit này bằng 1 tác động đến chếđộ nghỉ trong các phiên bản CMOS của 8051. Chế độ nguồn giảmLệnh thiết lập bit PD bằng 1 sẽ là lệnh sau cùng đợc thực thi trớc khi đivào chế độ nguồn giảm. ở chế độ nguồn giảm :(1) mạch dao động trên chip ngừng hoạt động(2) mọi chức năng ngừng hoạt động(3) nội dung của RAM trên chip đợc duy trì(4) các chân port duy trì mức logic của chúng(5) ALE và PSEN đợc giữ ở mức thấp. Chỉ ra khỏi chế độ này bằng cáchreset hệ thống.Trong suốt thời gian ở chế độ nguồm giảm, Vcc có điện áp là 2 V. Cần phải giữcho Vcc không thấp hơn sau khi đạt đợc chế độ nguồn giảm và cần phục hồiVcc = 5V tối thiểu 10 chu kỳ dao động trớc khi chân RST đạt mức thấp lần nữa. Chế độ nghỉLệnh thiết lập bit IDL bằng 1 sẽ là lệnh sau cùng đợc thực thi trớc khi đivào chế độ nghỉ. ở chế độ nghỉ, tín hiệu clock nội đợc khóa không cho đến CPUnhng không khóa đối với các chức năng ngắt, định thời và port nối tiếp. Trạngthái của CPU đợc duy trì và nội dung của tất cả các thanh ghi cũng đợc giữkhông đổi. Các chân port cũng đợc duy trì các mức logic của chúng. ALE vàSV: Ngô Quốc Toàn17ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiPSEN đợc giữ ở mức cao. Chế độ nghỉ kết thúc bằng cách cho phép ngắt hoặcbằng cách reset hệ thống. Cả hai cách vừa nêu đều xóa bit IDL.II.4 Bộ nhớ ngoàiCác bộ vi điều khiển cần có khả năng mở rộng các tài nguyên trên chip,cấu trúc của MCS-51 cho ta khả năng mở rộng không gian bộ nhớ chơng trìnhđến 64K và không gian bộ nhớ dữ liệu đến 64K. ROM và RAM ngoài đợc thêmvào khi cần. Các IC giao tiếp ngoại vi cũng có thể đợc thêm vào để mở rộng khảnăng xuất / nhập. Chúng trở thành một phần của không gian bộ nhớ dữ liệungoài bằng cách sử dụng cách định địa chỉ kiểu I/O ánh xạ bộ nhớ. Khi bộ nhớngoài đợc sử dụng, port 0 không làm nhiệm vụ của port xuất /nhập, port này trởthành bus địa chỉ (A0-A7) và bus dữ liệu (D0-D7) đa hợp. Ngõ ra ALE chốtbyte thấp của địa chỉ ở thời điểm bắt đầu mỗi một chu kỳ bộ nhớ ngoài. Port 2thờng làm byte cao của bus địa chỉ .II.4.1 Truy xuất bộ nhớ chơng trình ngoàiBộ nhớ chơng trình ngoài là bộ nhớ chỉ đọc đợc cho phép bởi tín hiệuPSEN . Khi có 1 EROM ngoài đợc sử dụng thì port 0 và port 2 đều không còn làcác port xuất/ nhập.Một chu kỳ máy của 8051 có 12 chu kỳ dao động. Nếu một dao động trên chipcó tần số 12 MHz, một chu kỳ dài 1às. trong một chu kỳ máy điển hình, ALEcó hai xung và 2 byte của lệnh đợc đọc từ bộ nhớ chơng trình.II.4.2 Truy xuất bộ nhớ dữ liệu ngoàiBộ nhớ dữ liệu ngoài là bộ nhớ đọc/ghi đợc cho phép bởi các tín hiệu RDvà WR ở các chân P3.7 và P3.6, lệnh dùng để truy xuất bộ nhớ dữ liệu ngoài làMOVX, sử dụng hoặc con trỏ dữ liệu 16 bit DPTR hoặc R0, R1 làm thanh ghichứa địa chỉ.SV: Ngô Quốc Toàn18ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiRAM có thể giao tiếp với 8051 theo cùng cách nh EPROM nhng khác làđờng RD nối với đờng cho phép xuất OE của RAM và WR nối với đờng ghi Wcủa RAM. Các kết nối với bus dữ liệu và bus địa chỉ giống EPROM, và dung lợng RAM ngoài lên đến 64K đợc kết nối với 8051.Nếu có nhiều EPROM hoặc nhiều RAM hoặc cả 2 giao tiếp với 8051 tacần phải có thêm bộ giải mã địa chỉ. Một IC giải mã điển hình là 74HC138 đợcdùng với các ngõ ra đợc nối với các ngõ chọn chip CS của các IC nhớ.II.4.3 Hoạt động Reset8501 đợc reset bằng cách giữ chân RST ở mức cao tối thiểu 2 chu kỳ máyvà sau đó chuyển về mức thấp. RST có thể tác động bằng tay hoặc đợc tác độngkhi cần nguồn bằng cách dùng một mạch RC. Quan trọng nhất trong các thanhghi này có lẽ là thanh ghi PC đợc nạp 0000H. Khi RST trở lại mức thấp, việcthực hiện chơng trình luôn luôn bắt đầu ở vị trí đầu tiên trong bộ nhớ chơngtrình: địa chỉ 0000H. Nội dung của RAM trên chip không bị ảnh hởng bởi hoạtđộng của Reset.SV: Ngô Quốc Toàn19ĐKTĐ 2 - K4Đồ án tốt nghiệpTrờng đại học Bách Khoa Hà NộiHai mạch dùng reset hệ thống :a)Reset bằng tayb) Reset khi cấp nguồniiI. Tập lệnh của 8051Tập lệnh của MCS-51 đợc tối u hóa cho các ứng dụng điều khiển 8 bit.Nhiều kiểu định địa chỉ cô đọng và nhanh chóng để truy xuất RAM nội đợcdùng đến nhằm tạo thuận lợi cho các thao tác trên các cấu trúc dữ liệu nhỏ. Tậplệnh cũng hỗ trợ các biến 1 bit cho phép quản lý bit trực tiếp trong các hệ logicvà điều khiển có yêu cầu xử lý bit.Các lệnh của 8051 có các opcode 8 bit, do vậy số lệnh có thể lên đến 256lệnh (thực tế có 255 lệnh, 1 lệnh không đợc định nghĩa). Ngoài opcode, một sốlệnh còn có thêm 1 hoặc 2 byte nữa cho dữ liệu hoặc địa chỉ. Tập lệnh có 139lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte.iiI.1 Các kiểu định địa chỉVi điều khiển 8051 có 8 kiểu định địa chỉ- Thanh ghi (Register)- Trực tiếp (Direct)- Gián tiếp (Indirect)- Tức thời (Immediate)- Tơng đối (Relative)- Tuyệt đối (Absolute)- Dài (Long)- Chỉ số (Indexed)III.1.1 Định địa chỉ thanh ghi (Register Addressing)8051 cho phép truy xuất 8 thanh ghi làm việc, đợc đánh số từ R0 R7. Các lệnh sử dụng kiểu định địa chỉ thanh ghi đợc mã hóa bằng các dùng 3SV: Ngô Quốc Toàn20ĐKTĐ 2 - K4

Xem Thêm

Tài liệu liên quan

• đồ án kỹ thuật điện điện tử Thiết kế mạch thí nghiệm dùng Vi điều khiển 80C51 phối ghép với các thiết bị ngoại vi LCD, ADC0809, RTC DS12887 và bàn phím số HEX.
  • 70
  • 967
  • 0
• Kỹ thuật trồng rau sạch, rau an toàn và chế biến rau xuất khẩu part 7
  • 20
  • 278
  • 0
• Kỹ thuật trồng rau sạch, rau an toàn và chế biến rau xuất khẩu part 8
  • 20
  • 595
  • 3
• Kỹ thuật trồng rau sạch, rau an toàn và chế biến rau xuất khẩu part 9
  • 20
  • 454
  • 1
• Kỹ thuật nuôi chim cút phần 1
  • 18
  • 2
  • 30
• Kỹ thuật sản xuất giống tôm sú chất lượng cao
  • 62
  • 982
  • 10

Tải bản đầy đủ (.doc) (70 trang)

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

(4.82 MB) - đồ án kỹ thuật điện điện tử Thiết kế mạch thí nghiệm dùng Vi điều khiển 80C51 phối ghép với các thiết bị ngoại vi LCD, ADC0809, RTC DS12887 và bàn phím số HEX.-70 (trang) Tải bản đầy đủ ngay ×