Mạch đếm Lên, đếm Xuống Không đồng Bộ: - Cấu Tạo Và Nguyên Lý ...

2. Cấu tạo và nguyên lý làm việc

2.3. Mạch đếm lên, đếm xuống không đồng bộ:

Để có một bộ vừa đếm tiến vừa đếm lùi ta thêm một đầu vào điều khiển tiến lùi up/down sơ đồ mạch đếm tiến lùi như hình 3.5.

Đếm tiến: khi cho lối vào điều khiển tiến lùi U/D = “1” lối ra Q của trigơ trước nối

với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.1, ta có mạch đếm tiến.

Đếm lùi: khi cho lối vào điều khiển tiến lùi U/D = “0” lối ra Q của trigơ trước nối

với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.2, ta có mạch đếm lùi. ta có thể thay phần mạch gồm các phần tử and, or bằng các phần tử nand.

Thời gian trễ do truyền trong bộ đếm không đồng bộ:

Hình 6.4: Dạng sóng của bộ đếm xuống không đồng bộ

Đếm không đồng bộ là dạng đơn giản nhất trong các bộ đếm nhị phân, vì chúng đòi hỏi ít linh kiện nhất để tạo hoạt động đếm cho trước. tuy nhiên, chúng có một khuyết điểm lớn do nguyên lý hoạt động cơ bản của chúng gây nên: mỗi trigơ được khởi động do sự chuyển trạng thái tại đầu ra của trigơ trước đó. mặt khác, với mỗi trigơ nó có một thời gian trễ do truyền là tpd, điều này có nghĩa là trigơ thứ hai sẽ không phản ứng gì trong

khoảng thời gian tpd kể từ khi trigơ đầu tiên nhận được một chuyển đổi tích cực ở xung

đếm, trigơ thứ ba sẽ không phản ứng gì trong khoảng thời gian 2tpd từ lúc xảy ra hoạt

động chuyển đổi, như vậy trigơ thứ n sẽ không phản ứng gì trong khoảng thời gian (n- 1)tpd kể từ lúc xảy ra hoạt động chuyển đổi. và như vậy phải sau khoảng thời gian ntpd thì ta mới nhận được sự thay đổi ở lối ra của trigơ n.

ví dụ: xét dạng sóng ở các lối ra của bộ đếm nhị phân không đồng bộ 3 bit.

Nhìn vào dạng sóng trên ta thấy:

Giả sử chu kỳ của xung nhịp là 1000ns và thời gian trễ do truyền của mỗi trigơ là 50ns. tức là trigơ a lật chậm 50ns sau khi xung nhịp thay đổi từ 1 sang 0, tương tự trigơ b lật chậm 50ns sau khi trigơ a chuyển từ 1 sang 0, tương tự với trigơ c. như vậy, trigơ c thay đổi trạng thái trễ so với xung nhịp tác động là 150ns. tuy vậy, ta thấy các trigơ cũng vẫn ở trạng thái đúng biểu diễn số đếm nhị phân.

Tuy nhiên tình huống sẽ trở nên xấu đi nếu xung nhịp đưa vào có tần số cao hơn. giả sử chu kì của xung nhịp là 100ns và thời gian trễ do truyền của mỗi trigơ là 50ns. lẽ ra sau xung nhịp thứ 4 chuyển từ 1 sang 0 thì bộ đếm sẽ đếm số nhị phân là 100, nhưng ở đây sau xung nhịp thứ 4 đầu ra c vẫn ở mức thấp, phải sau 150ns thì đầu ra c mới lên mức cao nhưng lúc này trigơ a lại ở mức cao và ta được số nhị phân là 101 như vậy sẽ không có trạng thái 100. Ck Qa Qb Qc 1 2 3 4 5 50ns 100ns 150ns

Có thể phòng tránh những lỗi như vậy nếu giai đoạn giữa các xung vào được kéo

dài hơn tổng thời gian trễ của bộ đếm. do đó, để bộ đếm hoạt động đúng ta cần: tclk 

ntpd.

Như vậy tần số lớn nhất có thể sử dụng: fmax = 1/( ntpd)

Để tăng dung lượng của bộ đếm thì số trigơ sử dụng sẽ tăng lên, khi đó thời gian trễ do truyền tích luỹ sẽ tăng lên, do đó người ta sử dụng bộ đếm nhị phân đồng bộ khi đếm dung lượng lớn.