Mạch Trừ Nhị Phân - VOER - Thư Viện Học Liệu Mở Việt Nam

• Trang chủ
• Tra cứu tài liệu
• Đóng góp
• Giới thiệu

Đăng nhập Đăng ký Mạch trừ nhị phân

1. Trang chủ
2. Danh sách tài liệu
3. Chi tiết

Nguyễn Trung Tập Tác giả Cập nhật: 06/08/2013

Mạch trừ bán phần

Là mạch trừ hai số 1 bit (H 6.12)

(H 6.12)

Mạch trừ có số nhớ (mạch trừ toàn phần)

Là mạch trừ 2 bit có quan tâm tới số nhớ mang từ bit trước

Bảng sự thật

Dùng bảng Karnaugh xác định được các hàm Dn và Rn

Và mạch (H 6.13)

(H 6.13)

Nhận thấy cấu tạo mạch trừ giống như mạch cộng, chỉ khác ở mạch tạo số nhớ

Trừ số nhiều bit

Ta có mạch trừ số nhiều bit bằng cách mắc song song các mạch trừ 1 bit (H 6.14)

(H 6.14)

Cộng và trừ số nhiều bit trong một mạch

Nhắc lại để thực hiện phép toán trừ, người ta cộng với số bù 1 và cộng thêm 1 (hoặc cộng với số bù 2), như vậy để thực hiện phép trừ A - B ta tính A + (B)1 + 1 . Mạch (H 6.6) đưọc sửa đổi để có thực hiện phép cộng và trừ tùy vào ngã điều khiển C (H 6.15)

- Khi C=0, ta có mạch cộng

- Khi C =1, ta có mạch trừ

(H 6.15)

Ta cũng có thể thực hiện mạch cộng trừ theo kiểu mắc nối tiếp (H 6.16)

(H 6.16)

Nếu hai số A, B là số 8 bit, có dấu, kết quả được xử lý bởi mạch dò số tràn, thiết kế dựa vào biểu thức: OV = C7  C8 . Khi OV =1 nghĩa là có số tràn (tức C7≠C8), thì số tràn C8 sẽ là bit dấu, S8 là một bit của kết quả và khi OV = 0 (tức C7=C8), thì S8 là bit dấu.

Nội dung cùng tác giả

• 

  RÚT GỌN HÀM LOGIC 1

• 

  Tần số phức

• 

  THÔNG SỐ KỸ THUẬT CỦA IC SỐ

• 

  Lời giải phương trình vi phân bậc hai

• 

  Phương trình nút

• 

  Phương trình vòng

• 

  Đáp ứng tần số

• 

  Định lý mạch điện

• 

  Lý thuyết mạch: Những khái niệm cơ bản

• 

  Các phương pháp triển khai hàm P(s)/Q(s), định lý giá trị đầu cuối và bài tập