Sơ đồ Chân Và Chức Năng Các Chân Của Chip 8051: - Tài Liệu Text

1. Trang chủ >
2. Luận Văn - Báo Cáo >
3. Kỹ thuật >

Sơ đồ chân và chức năng các chân của chip 8051:

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (2.62 MB, 71 trang )

2.1. Port 0:- Port 0 (P0.0 – P0.7) có số chân từ 32 – 39.- Port 0 có hai chức năng:• Port xuất nhập dữ liệu (P0.0 - P0.7)  không sử dụng bộ nhớ ngoài.• Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7)  có sử dụng bộ nhớngoài.Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng các điện trở kéo lên bên ngoài.- Ở chế độ mặc định (khi reset) thì các chân Port 0 (P0.0 - P0.7) được cấu hình là port xuất dữ liệu. Muốncác chân Port 0 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cảcác bit của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày ở phần kế tiếp).- Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ liệu (D0 – D7).2.2. Port 1:- Port 1 (P1.0 – P1.7) có số chân từ 1 – 8.- Port 1 có một chức năng: Port xuất nhập dữ liệu (P1.0 – P1.7)  sử dụng hoặc không sử dụng bộ nhớ ngoài.- Ở chế độ mặc định (khi reset) thì các chân Port 1 (P1.0 – P1.7) được cấu hình là port xuấtdữ liệu. Muốn các chân Port 1 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức1) đến tất cả các bit của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày ở phần kế tiếp).- Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của địa chỉ byte thấp (A0 – A7).2.3. Port 2:- Port 2 (P2.0 – P2.7) có số chân từ 21 – 28.- Port 2 có hai chức năng:• Port xuất nhập dữ liệu (P2.0 – P2.7)  >không sử dụng bộ nhớ ngoài.• Bus địa chỉ byte cao (A8 – A15)  có sử dụng bộ nhớ ngoài.- Ở chế độ mặc định (khi reset) thì các chân Port 2 (P2.0 – P2.7) được cấu hình là port xuất dữ liệu. Muốn cácchân Port 2 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả cácbit của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày ở phần kế tiếp).- Khi lập trình cho ROM trong chip thì Port 2 đóng vai trò là ngõ vào của địa chỉ byte cao (A8 – A11) và các tínhiệu điều khiển.2.4. Port 3:- Port 3 (P3.0 – P3.7) có số chân từ 10 – 17.- Port 3 có hai chức năng:• Port xuất nhập dữ liệu (P3.0 – P3.7)  không sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt.• Các tín hiệu điều khiển  có sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt.- Ở chế độ mặc định (khi reset) thì các chân Port 3 (P3.0 – P3.7) được cấu hình là port xuấtdữ liệu. Muốn các chân Port 3 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao(mức 1) đến tất cả các bit của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày ở phầnkế tiếp).- Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào của các tín hiệu điều khiển (xem sách “Họvi điều khiển 8051” trang 333-352).- Chức năng của các chân Port 3:BitTênĐịa chỉ bitP3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7RxDTxDINT0\INT1\T0T1WR\RD\B0HB1HB2HB3HB4HB5HB6HB7HChức năngChân nhận dữ liệu của port nối tiếp.Chân phát dữ liệu của port nối tiếp.Ngõ vào ngắt ngoài 0.Ngõ vào ngắt ngoài 1.Ngõ vào của bộ ñịnh thời/ñếm 0.Ngõ vào của bộ ñịnh thời/ñếm 1.ðiều khiển ghi vào RAM ngoài.ðiều khiển ñọc từ RAM ngoài.2.5. Chân PSEN\:- PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số 29.- Chức năng:• Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngoài.• Là tín hiệu xuất, tích cực mức thấp.PSEN\ = 0  trong thời gian CPU tìm - nạp lệnh từ ROM ngoài.PSEN\ = 1  CPU sử dụng ROM trong (không sử dụng ROM ngoài).- Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối với chân OE\ của ROM ngoài đểcho phép CPU đọc mã lệnh từ ROM ngoài.2.6. Chân ALE:- ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30.- Chức năng:• Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho bus địa chỉbyte thấp và bus dữ liệu đa hợp (AD0 – AD7).• Là tín hiệu xuất, tích cực mức cao.ALE = 0  trong thời gian bus AD0 - AD7 đóng vai trò là bus D0 - D7.ALE = 1  trong thời gian bus AD0 - AD7 đóng vai trò là bus A0 - A7.- Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ vào của xung lập trình (PGM\).Lưu ý: fALE=fOSC/6 có thể dùng làm xung clock cho các mạch khác.(MHz): tần số xung tại chân ALE. f(MHz): tần số dao động trên chip (tần số thạch anh).- Khi lệnh lấy dữ liệu từ RAM ngoài (MOVX) được thực hiện thì một xung ALE bị bỏ qua.2.7. Chân EA\:- EA (External Access): truy xuất ngoài, chân số 31.- Chức năng:• Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình (ROM) ngoài.• Là tín hiệu nhập, tích cực mức thấp.EA\ = 0  Chip 8051 sử dụng chương trình của ROM ngoài.EA\ = 1  >Chip 8051 sử dụng chương trình của ROM trong.- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của điện áp lập trình(Vpp = 12V –12,5V cho họ 89xx; 21V cho họ 80xx, 87xx).Lưu ý: Chân EA\ phải được nối lên Vcc (nếu sử dụng chương trình của ROM trong) hoặc nối xuống GND(nếu sử dụng chương trình của ROM ngoài), không bao giờ được phép bỏ trống chân này.2.8. Chân XTAL1, XTAL2:- XTAL (Crystal): tinh thể thạch anh, chân số 18-19.- Chức năng:• Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock bên ngoài, cung cấp tín hiệu xungclock cho chip hoạt động.• XTAL1  ngõ vào mạch tạo xung clock trong chip.• XTAL2  ngõ ra mạch tạo xung clock trong chip.Lưu ý: fTYP=12MHzfTYP (MHz): tần số danh định.2.9. Chân RST:- RST (Reset): thiết lập lại, chân số 9.- Chức năng:• Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ thống.• Là tín hiệu nhập, tích cực mức cao.RST = 0  Chip 8051 hoạt động bình thường.RST = 1  Chip 8051 được thiết lặp lại trạng thái ban đầu.Lưu ý: tReset≥2×TMachineTMachine=12/fOSC.tRESET(µs):thời gian reset.TMACHINE(µs):chu kỳ máy.fOSC=(MHz):tần số thạch anh.2.10. Chân Vcc, GND:- Vcc, GND: nguồn cấp ñiện, chân số 40 và 20.- Chức năng:• Cung cấp nguồn điện cho chip 8051 hoạt động.• Vcc = +5V  10% và GND = 0V.III. CẤU TRÚC CÁC PORT XUẤT NHẬP CHIP 8051:Khả năng fanout (số luợng tải đầu ra) của các từng chân port chip 8051 là:• Port 0: 8 tải TTL.• Port 1: 4 tải TTL.• Port 2: 4 tải TTL.• Port 3: 4 tải TTL.Lưu ý:Khi Port 0 đóng vai trò là port xuất nhập thì sẽ không có điện trở kéo lên bên trong dođó nguời sử dụng cần thêm vào điện trở kéo lên bên ngoài (xem Hình III.1).Ở chế độ mặc định (khi reset) thì tất cả các chân của các port (P0 – P3) đuợc cấu hình làport xuất dữ liệu.Muốn các chân port của chip 8015 làm port nhập dữ liệu thì ta cần phải đuợc lập trình lại,bằng cách ghi mức logic cao (mức 1) đến tất cả các bit (các chân) của port truớc khi bắt đầu nhập dữ liệu từ port(vấn đề này đuợc trình bày ở phần kế tiếp).Các chân trong cùng một port không nhất thiết phải có cùng kiểu cấu hình (port xuất hoặc port nhập). Nghĩa làtrong cùng một port có thể có chân dùng để nhập dữ liệu, có thể có chân dùng để xuất dữ liệu. Điều này là tùythuộc vào nhu cầu và mục đích của nguời lập trình.Quá trình ghi chân port (xuất dữ liệu ra chân port).Hình III.3 Thao tác ghi chân port.Quá trình đọc chân port (nhập dữ liệu từ chân port).

Xem Thêm

Tài liệu liên quan

• đồ án tốt nghiệp: tản nhiệt
  • 71
  • 1,401
  • 0
• giao an tiet 44 hinh hoc
  • 0
  • 5
  • 0
• Bài 38: Các nhân tố sự sinh trưởng và phát triển của động vật
  • 35
  • 1
  • 1
• 18.Daisotohop
  • 0
  • 5
  • 0
• Đề thi thử TN 2009 số 007 ( CT mới, hoàn chỉnh )
  • 0
  • 7
  • 0
• Công văn: Số 121/UBND-KT V/v Đăng ký đề tài, dự án khoa học công nghệ năm 2010 của Ủy Ban nhân dân huyện Hàm Thuận Bắc
  • 1
  • 676
  • 1
• Công văn: Số 63-KH/HU V/v Kế hoạch của Ban Thường vụ Huyện ủy về lãnh đạo phát triển công nghệ thông tin đến 2010
  • 4
  • 500
  • 1
• Ôn tập chương 4- lý 10
  • 0
  • 5
  • 0
• Tuyển sinh online
  • 3
  • 198
  • 0
• Đề thi Olympic huyện lớp 6 (07-08)
  • 0
  • 7
  • 0
• Đề thi Olympic huyện lớp 7 (07-08)
  • 0
  • 6
  • 0

Tải bản đầy đủ (.docx) (71 trang)

Tài liệu bạn tìm kiếm đã sẵn sàng tải về

(3.22 MB) - đồ án tốt nghiệp: tản nhiệt-71 (trang) Tải bản đầy đủ ngay ×