Thiết Kế Hệ Thống Hiển Thị Thời Gian Thực - Tài Liệu Text - 123doc

Có thể bạn quan tâm

Tải bản đầy đủ (.pdf) (75 trang)

Trang chủ

Kỹ thuật

Điện - Điện tử - Viễn thông

Thiết kế hệ thống hiển thị thời gian thực

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.11 MB, 75 trang )

..NỘI DUNG THIẾT KẾChương I : Tổng quan về hệ thống hiển thị thời gian thựcChương II: Thiết kế và thi công phần cứng hệ thống hiển thị thờigian thực.Chương III: Thiết kế chương trình phần mềm.1 Lời nói đầuNgày nay nhân loại đang trải qua những sự phát triển vượt về mọi mặt.Trongđó điện tử, tự động hố đóng một vai trị khơng nhỏ. Điện tử góp phần vàoq trình tự động hố mọi thứ giúp con người hiện đại hoá cuộc sống.Sau hơn ba tháng không ngừng nghiên cứu, học hỏi, với đề tài được giaolà: “Thiết kế hệ thống hiển thị thời gian thực.” Em đã hoàn thàmh. Đề tàiđược chia làm ba chương như sau:Chương 1: Tổng quan về hệ thống hiển thị thời gian thựcChương 2: Thiết kế và thi công hệ thống hiển thị thời gian thựcChương 3: Thiết kế phần mềm cho hệ thống hiển thị thời gian thựcĐể hoàn thành được đồ án tốt nghiệp này, trước tiên em xin bày tỏ lòngbiết ơn sâu sắc đến tất cả các thầy cô Khoa Điện - Điện tử – trường Đại họcDân lập Hải Phòng đã hết lòng hướng dẫn, truyền đạt những kiến thức và kinhnghiệm cho em trong những năm tháng học tập.Đặc biệt em xin cảm ơn thầy giáo Nguyễn Trọng Thắng đã luôn quantâm, hướng dẫn, động viên và giúp đỡ em trong suốt quá trình thực hiện đồ ántốt nghiệp này.Sau cùng xin cảm ơn những người thân, bạn bè đã giúp đỡ để đồ án nàyđược hoàn thành tốt đẹp. Tuy nhiên do lần đầu tiên thiết kế hệ thống vi điềukhiển, trinh độ cịn hạn chế, nắm bắt thơng tin chưa kịp thời nên khơng tránhkhỏi những sai sót. Em rất mong nhận được sự thơng cảm, góp ý và chỉ dẫnthêm của thầy cô cùng các bạnEm xin chân thành cảm ơn!Hải phòng,tháng 7 năm 2010Sinh viên thực hiện:Vũ Hải Đăng.2 MỤC LỤCLời nói đầu ............................................................................................... 2Mục lục .................................................................................................... 3Chương 1: Giới Thiệu Chung .................................................................. 51.1 Sơ lược về vi điều khiển ............................................................. 51.2 Sơ đồ khối hệ thống hiển thị thời gian thực................................ 5Chương 2: Thiết kế và thi công phần cứng hệ thống hiển thị thời gian thực ... 62.1 Giới thiệu linh kiện ..................................................................................... 62.1.1. Khảo sát họ vi điều khiển 8051: .................................................... 72.1.1.1 cấu trúc bên trong của 8051: ........................................................ 72.1.1.2.Chức năng các chân điều khiển ................................................... 82.1.1.3. Các thanh ghi đặc biệt................................................................. 92.1.1.4. Khối tạo thời gian và bộ đếm (Timer/Counter). ....................... 122.1.1.5. Cơ chế ngắt trong On-chip 8051: ....................................... 202.1.1.6. Bảo vệ chương trình.................................................................. 242.1.1.7.Tra cứu nhanh tập lệnh ............................................................. 302.1.2 IC tạo nguồn ổn áp chuẩn 7805. .................................................. 312.1.3 IC tạo thời gian thực DS1307. ..................................................... 382.1.4 IC Đệm ULN 2803 ....................................................................... 472.1.5 IC ghi dịch 74HC595 ................................................................... 482.1.6 LED 7thanh. .................................................................................. 522.2 :Các khối mạch cần sử dụng và sơ đồ mạch hoàn chỉnh .......................... 532.2.1 Khối tạo nguồn.............................................................................. 533 2.2.2 Khối Reset..................................................................................... 542.2.3 Khối điều khiển ............................................................................. 542.2.4 Khối tạo xung dao động ................................................................ 552.2.5 Khối hiển thị ................................................................................. 562.2.6 Khối tạo thời gian thực ................................................................. 562.3: Sơ đồ mạch hoàn chỉnh. ........................................................................... 572.3.1 Sơ đồ mạch nguyên lý ................................................................. 572.3.2 Sơ đồ mạch in ............................................................................. 58Chương 3: Chương trình phần mềm ................................................................ 593.1 Sơ đồ thuật tốn ............................................................................... 593.2 Code chương trình cho AT89C51 ................................................... 60Kết luận ................................................................................................. 74Tài liệu tham khảo ............................................................................... 754 Chương I : GIỚI THIỆU CHUNG1)Sơ Lược về vi điều khiển:Trong công nghệ điện tử vi xử lý, vi điều khiển là một thành phần quantrọng khơng thể thiếu nó mang nhiều tính ưu việt: có thể thay thế một mạchđiện phức tạp bằng một vi mạch nhỏ gọn với chi phí thấp hơn, nhưng ứngdụng lại đa dạng và linh hoạt hơn, tiết kiệm năng lượng hơn, tốc độ xử lýnhanh hơn,…Để học tập tốt và hiểu sâu về mơn học vi xử lý ngồi những kiến thứctrên sách vở cần có những ứng dụng vào thực tế. Trên cơ sở đó em tìm hiểuvà thiết kế sản phẩm là HỆ THỐNG HIỂN THỊ THỜI GIAN THỰC dùngvi điều khiển AT89C51. Có khả năng điều chỉnh và thay đổi được thời gian.So với những mạch đồng hồ dùng vi điều khiển AVR và PIC thì 8051 có ưuđiểm hơn là đơn giản, rẻ, thông dụng,tập lệnh dễ và tường minh nhất.2)Sơ đồ khối hệ thống hiển thị thời gian thực:Khối nguồnKhối hiển thịTạo xung daođộngVi Điều KhiểnAT89C51Điều khiểnTạo thờigian thựcReset5 Chương II: THIẾT KẾ VÀ THI CÔNG PHẦNCỨNG HỆ THỐNG HIỂN THỊ THỜI GIANTHỰC2.1 giới thiệu linh kiện2.1.1 Khảo sát họ vi điều khiển 8051* Giới thiệu chung vi điều khiển 8051IC vi điều khiển 8051 thuộc họ MCS51 có đặc điểm sau:- 4kb ROM(được lập trình bởi nhà sản xuất chỉ có ở 8051)- 128 byte Ram- 4 port I/O 8 bit- 2 bộ định thời 16 bit- Giao tiếp nối tiếp- 64 kb không gian bộ nhớ chương trình mở rộng- 64 kb khơng gian bộ nhớ dữ liệu mở rộng- 1 bộ xử lí luận lí (thao tác trên các bit đơn)- 210 bit nhận địa chỉ hóa- bộ nhân / chia 4μs2.1.1.1 cấu trúc bên trong của 8051:6 Hình 2.1 : Sơ đồ khối 8051Phần chính của vi điều khiển 8051 là bộ xử lí trung tâm(CPU:centralprocessing unit) bao gồm :-Thanh ghi tích lũy A-Thanh ghi tích lũy phụ B,dùng cho phép nhân và chia-Đơn vị logic học ( ALU : Arithmetic Logical Unit )-Từ trạng thái chương trình ( PSW :Program Status Word )-Bốn băng thanh ghi-Con trỏ ngăn xếp-Ngồi ra cịn có bộ nhớ chương trình ,bộ giải mã lệnh, bộ điềukhiển thời gian và logic7 Đơn vị xử lí trung tâm nhận trực tiếp xung từ bộ giao động ,ngồi racịn có khả năng đưa một tín hiệu giữ nhịp từ bên ngồi.Chương trình dang chạy có thể cho dừng lại nhờ một khối điều khiểnngắt ở bên trong .Các nguồn ngắt có thể là : các biến cố ở bên ngoài ,sự trànbộ đếm định thời hoặc cũng có thể là giao diện nối tiếp.Hai bộ định thời 16 bit hoạt động như 1 bộ đếm.Các cổng ( port0,port1,port2,port3 ).Sử dụng vào mục đích điểukhiển.Ở cổng 3 có thêm các đường dẫn điều khiển dùng để tra đổi với một bộnhớ bên ngoài,hoặc để đấu nối giao diện nối tiếp,cũng như các đường ngắtdẫn ở bên ngồiGia diện nối tiếp có chứa một bộ truyền và một bộ nhận không đồngbộ,làm việc độc lập với nhau.Tốc độ truyền qua cổng nối tiếp có thể đặt trongdải rộng và được ấn định bằng một bộ định thời.Trong vi điều khiển 8051 có 2 thành phần quan trọng khác đó là bộ nhớvà các thanh ghi:Bộ nhớ gồm có bộ nhớ ram và bộ nhớ rom(chỉ có ở 8031) dùng để lưutrữ dữ liệu và mã lệnh.Các thanh ghi sử dụng để lưu trữ thông tin trong q trình xử lí .KhiCPU lam việc nó lam thay đổi nội dung của các thanh ghi.8 2.1.1.2.Chức năng các chân điều khiểnHình 2.1 sơ đồ chân 8051a.port0 :là port có chức năng ở trên chân từ 32 đến 39 trong các thiết kếcỡ nhỏ (không dùng bộ nhớ mở rộng) có 2 chức năng nhu các đường I/O.Đối vớicác thiết kế cỡ lớn (với bộ nhớ mở rộng ) nó được kết hợp kênh giữa các bus.b.port1 : port1 là một port I/O trên các chân 1 – 8.các chân được kí hiệup1.0,p1.1,p1.2…có thể dùng cho các thiết bị ngồi nếu cần.Port1 khơng có chứcnăng khác, vì vậy chúng ta chỉ được dùng trong giao tiếp với các thiết bị ngoài .c.port2 : port2 là một port công cụ kép trên các chân 21 – 28 được dùngnhư các đường xuất nhập hoặc byte cao của bus địa chỉ đối với các thiết kếdùng bộ nhớ mở rộng.9 d.port3 : port3 là một port công cụ kép trên các chân 10 -17.các châncủa port này có nhiều chức năng , các cơng cụ chuyển đổi có liên hệ với cáctính đặc biệt của 8051 như ở bảng sau:e.Psen ( program store enable) : 8052 có 4 tín hiệu điều khiển PSEN làtín hiệu ra trên chân 29.Nó là tín hiệu điều khiển để cho phép bộ nhớ chươngtrình mở rộng và thường được nối đến chân OE ( output enable ) của 1EPROM để cho phép đọc các byte mã lệnh.PSEN sẽ ở mức thấp trong thời gian lấy lệnh.Các mã nhị phân củachương trình được đọc từ EPROM qua bus và được chốt vào thanh ghi lệnhcủa 8051 để giải mã lệnh.Khi thi hành chương trình trong ROM nội (8051)PSEN sẽ ở mức thụ động (mức cao).f.Ale ( Address latch Enable ):Tín hiệu ra ALE trên chân 30 tương tự với các thiết bị làm việc với cácxử lí 8585, 8088 ,8086 , 8051 dùng ALE một cách tương tự cho làm việc giảicác kênh bus địa chỉ và dữ liệu khi port0 được dùng trong chế độ chuyển đổicủa nó : Vừa là bus dữ liệu vừa là bus thấp của địa chỉ, ALE là tín hiệu đểchốt địa chỉ vào một thanh ghi bên ngoài trong nửa đầu của chu kỳ bộnhớ.Sau đó các đường port 0 dùng để xuất nhập dữ liệu trong nửa sau chu kỳcủa bộ nhớ.10 Các xung tín hệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chípvà có thể được dùng là nguồn xung nhịp cho các hệ thống.nếu xung trên 8051là 12MHz thì ALE có tần số 2MHz.Chỉ ngoại trừ khi thi hành lệnh MOVX, 1xung ALE sẽ bị mất.Chân này cũng được làm ngõ vào cho xung lập trình choEPROM trong 8051.g.Ea ( External Access ) :Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao ( +5v)hoặc mức thấp ( GND) .Nếu ở mức cao ,8051 thi hành chương trình từ ROMnội trong khoảng địa chỉ thấp ( 4k) .Nếu ở mức thấp, chương trình chỉ đượcthi hành từ bộ nhớ mở rộng.Nếu EA được nối mức thấp bộ nhớ bêntrong,chương trình 8051 sẽ bị cấm và chương trình thi hành từ EPROM mởrộng. Người ta còn dùng chân EA làm chân cấp điện áp 12V khi lập trình choEPROM trong 8051.h.Rst (Reset):Ngõ vào RST trên chân 9 là ngõ reset của 8051. Khi tín hiệu này đượcđưa lên mức cao ( trong ít nhất 2 chu kỳ máy ) ,các thanh ghi trong 8051 đượctải những giá trị thích hợp để khởi động hệ thống.11 i.Các ngõ vào bộ dao động trên chip :Như đã thấy trong các hình trên , 8051 có 1 bộ dao động trên chip.Nóthường được nối với thạch anh giữa 2 chân 18 và 19.Các tụ giữa cũng cầnthiết kế như đã vẽ.Tần số thạch anh thông thường là 12MHz.j.Các chân nguồn :Vcc: Cung cấp dương nguồn cho On-chip (+ 5V).GND: nối mát.2.1.1.3. Các thanh ghi đặc biệtSFR đảm nhiệm các chức năng khác nhau trong On-chip. Chúng nằm ởRAM bên trong On-chip, chiếm vùng không gian nhớ 128 Byte được định địachỉ từ 80h đến FFh. Cấu trúc của SFR bao gồm các chức năng thể hiện ở bảng2.3 và bảng 2.4.Thanh ghiNộiMSBLSBdungIEEA-ET2ESET1EX1ET0EX0IP--PT2PSPT1PX1PT0PX0CYACFORS1RS0OV-PTMODGATEC/(/T)M1M0GATEC/(/T)M1M0TCONTF1TR1TF0TR0IE1IT1IE0IT0SCONSM0SM1SM2RENTB8RB8TIRIPCONSMOD---GF1GF0PDIDLP1T2T2EX/SSMOSIMISOSCKP3RXDTXDT0T1/WR/RDPSW/INT0/INT1Bảng 2.3. Chức năng riêng của từng thanh ghi trong SFR12 SymbolNameAddressReset Values* ACCThanh ghi tích luỹ0E0h00000000b*BThanh ghi B0F0h00000000b* PSWTừ trạng thái chương trình0D0h00000000bSPCon trỏ ngăn xếp81h00000111bDP0LByte cao của con trỏ dữ liệu 082h00000000bDP0HByte thấp của con trỏ dữ liệu 083h00000000b* P0Cổng 080h11111111b* P1Cổng 190h11111111b* P2Cổng 20A0h11111111b* P3Cổng 30B0h11111111b* IPTG điều khiển ngắt ưu tiên0B8hxxx00000b* IETG điều khiển cho phép ngắt0A8h0xx00000bĐiều khiển kiểu Timer/Counter 89h00000000b* TCONTG điều khiển Timer/Counter88h00000000bTH0Byte cao của Timer/Counter 08Ch00000000bTL0Byte thấp của Timer/Counter 08Ah00000000bTH1Byte cao của Timer/Counter 18Dh00000000bTL1Byte thấp của Timer/Counter 18Bh00000000bSerial Control98h00000000bSBUFSerial Data Buffer99hindeterminatePCONPower Control87h0xxx0000bTMOD* SCON* : có thể định địa chỉ bit, x: khơng định nghĩaBảng 2.4. Địa chỉ, ý nghĩa và giá trị của các SFR sau khi Reset13 * Thanh ghi ACC: là thanh ghi tích luỹ, dùng để lưu trữ các toán hạngvà kết quả của phép tính. Thanh ghi ACC dài 8 bits. Trong các tập lệnh củaOn-chip, nó thường được quy ước đơn giản là A.* Thanh ghi B : Thanh ghi này được dùng khi thực hiện các phép toánnhân và chia. Đối với các lệnh khác, nó có thể xem như là thanh ghi đệm tạmthời. Thanh ghi B dài 8 bits. Nó thường được dùng chung với thanh ghi Atrong các phép toán nhân hoặc chia.* Thanh ghi SP: Thanh ghi con trỏ ngăn xếp dài 8 bit. SP chứa địa chỉcủa dữ liệu hiện đang ở đỉnh của ngăn xếp. Giá trị của nó được tự động tănglên khi thực hiện lệnh PUSH trước khi dữ liệu được lưu trữ trong ngăn xếp.SP sẽ tự động giảm xuống khi thực hiện lệnh POP. Ngăn xếp có thể đặt ở bấtcứ nơi nào trong RAM on-chip, nhưng sau khi khởi động lại hệ thống thì contrỏ ngăn xếp mặc định sẽ trỏ tới địa chỉ khởi đầu là 07h, vì vậy ngăn xếp sẽbắt đầu từ địa chỉ 08h. Ta cũng có thể định con trỏ ngăn xếp tại địa chỉ mongmuốn bằng các lệnh di chuyển dữ liệu thông qua định địa chỉ tức thời.* Thanh ghi DPTR: Thanh ghi con trỏ dữ liệu (16 bit) bao gồm 1thanh ghi byte cao (DPH-8bit) và 1 thanh ghi byte thấp (DPL-8bit). DPTR cóthể được dùng như thanh ghi 16 bit hoặc 2 thanh ghi 8 bit độc lập. Thanh ghinày được dùng để truy cập RAM ngoài.* Ports 0 to 3: P0, P1, P2, P3 là các chốt của các cổng 0, 1, 2, 3tương ứng. Mỗi chốt gồm 8 bit. Khi ghi mức logic 1 vào một bit của chốt, thìchân ra tương ứng của cổng ở mức logic cao. Còn khi ghi mức logic 0 vàomỗi bit của chốt thì chân ra tương ứng của cổng ở mức logic thấp. Khi cáccổng đảm nhiệm chức năng như các đầu vào thì trạng thái bên ngồi của cácchân cổng sẽ được giữ ở bit chốt tương ứng. Tất cả 4 cổng của on-chip đều làcổng I/O hai chiều, mỗi cổng đều có 8 chân ra, bên trong mỗi chốt bit có bộ“Pullup-tăng cường” do đó nâng cao khả năng nối ghép của cổng với tải (cóthể giao tiếp với 4 đến 8 tải loại TTL).14 * Thanh ghi SBUF: Đệm dữ liệu nối tiếp gồm 2 thanh ghi riêng biệt,một thanh ghi đệm phát và một thanh ghi đệm thu. Khi dữ liệu được chuyểntới SBUF, nó sẽ đi vào bộ đệm phát, và được giữ ở đấy để chế biến thànhdạng truyền tin nối tiếp. Khi dữ liệu được truyền đi từ SBUF, nó sẽ đi ra từ bộđệm thu.* Các Thanh ghi Timer: Các đôi thanh ghi(TH0, TL0),(TH1, TL1) làcác thanh ghi đếm 16 bit tương ứng với các bộ Timer/Counter 0 và 1.* Các thanh ghi điều khiển: Các thanh ghi chức năng đặc biệt: IP, IE,TMOD, TCON, SCON, và PCON bao gồm các bit trạng thái và điều khiểnđối với hệ thống ngắt, các bộ Timer/Counter và cổng nối tiếp. Chúng sẽ đượcmô tả ở phần sau.* Thanh ghi PSW: Từ trạng thái chương trình dùng để chứa thơng tinvề trạng thái chương trình. PSW có độ dài 8 bit, mỗi bit đảm nhiệm một chứcnăng cụ thể. Thanh ghi này cho phép truy cập ở dạng mức bit.* CY: Cờ nhớ. Trong các phép tốn số học, nếu có nhớ từ phép cộngbit 7 hoặc có số mượn mang đến bit 7 thì CY được đặt bằng 1.* AC: Cờ nhớ phụ (Đối với mã BCD). Khi cộng các giá trị BCD, nếucó một số nhớ được tạo ra từ bit 3 chuyển sang bit 4 thì AC được đặt bằng 1.Khi giá trị được cộng là BCD, lệnh cộng phải được thực hiện tiếp theo bởilệnh DA A (hiệu chỉnh thập phân thanh chứa A) để đưa các kết quả lớn hơn 9về giá trị đúng.* F0: Cờ 0 (Có hiệu lực với các mục đích chung của người sử dụng)* RS1: Bit 1 điều khiển chọn băng thanh ghi.* RS0: Bit 0 điều khiển chọn băng thanh ghi.Lưu ý: RS0, RS1 được đặt/xoá bằng phần mềm để xác định băng thanhghi đang hoạt động (Chọn băng thanh ghi bằng cách đặt trạng thái cho 2 bit này)15 RS1RS0Bank 000Bank 101Bank 210Bank 311Bảng 2.5. Chọn băng thanh ghi* OV: Cờ tràn. Khi thực hiện các phép toán cộng hoặc trừ mà xuất hiệnmột tràn số học, thì OV được đặt bằng 1. Khi các số có dấu được cộng hoặcđược trừ, phần mềm có thể kiểm tra OV để xác định xem kết quả có nằmtrong tầm hay không. Với phép cộng các số không dấu, OV được bỏ qua. Kếtquả lớn hơn +128 hoặc nhỏ hơn -127 sẽ đặt OV=1.* -:Bit dành cho người sử dụng tự định nghĩa(Nếu cần).* P: Cờ chẵn lẻ. Được tự động đặt/ xố bằng phần cứng trong mỗichu trình lệnh để chỉ thị số chẵn hay lẻ của bit 1 trong thanh ghi tích luỹ. Sốcác bit 1 trong A cộng với bit P luôn luôn là số chẵn.* Thanh ghi PCON: Thanh ghi điều khiển nguồn.* SMOD: Bit tạo tốc độ Baud gấp đôi. Nếu Timer 1 được sử dụng đểtạo tốc độ baud và SMOD=1, thì tốc độ Baud được tăng lên gấp đôi khi cổngtruyền tin nối tiếp được dùng bởi các kiểu 1, 2 hoặc 3.* -: Khơng sử dụng, các bit này có thể được dùng ở các bộ VXL trongtương lai. Người sử dụng không được phép tự định nghĩa cho các bit này.* GF0, GF1: Cờ dùng cho các mục đích chung (đa mục đích).* PD: bit nguồn giảm. Đặt bit này ở mức tích cực để vận hành chế độnguồn giảm trong AT89C51. Chỉ có thể ra khỏi chế độ bằng Reset.16 * IDL: bit chọn chế độ nghỉ. Đặt bit này ở mức tích cực để vận hànhkiểu Idle (Chế độ không làm việc) trong AT89C51.Lưu ý: Nếu PD và IDL cùng được kích hoạt cùng 1 lúc ở mức tích cực,thì PD được ưu tiên thực hiện trước. Chỉ ra khỏi chế độ bằng 1 ngắt hoặcReset lại hệ thống.* Thanh ghi IE: Thanh ghi cho phép ngắt* EA: Nếu EA=0, không cho phép bất cứ ngắt nào hoạt động. NếuEA=1, mỗi nguồn ngắt riêng biệt được phép hoặc không được phép hoạt độngbằng cách đặt hoặc xoá bit Enable của nó.* -: Khơng dùng, người sử dụng khơng nên định nghĩa cho Bit này, bởivì nó có thể được dùng ở các bộ AT89 trong tương lai.* ET2: Bit cho phép hoặc không cho phép ngắt bộ Timer 2.* ES: Bit cho phép hoặc không cho phép ngắt cổng nối tiếp (SPIvà UART).* ET1: Bit cho phép hoặc không cho phép ngắt tràn bộ Timer 1* EX1: Bit cho phép hoặc khơng cho phép ngắt ngồi 1.* ET0: Bit cho phép hoặc không cho phép ngắt tràn bộ Timer 0* EX0: Bit cho phép hoặc không cho phép ngắt ngoài 0.* Thanh ghi IP: Thanh ghi ưu tiên ngắt.- : Không dùng, người sử dụng không nên ghi “1” vào các Bit này.* PT2: Xác định mức ưu tiên của ngắt Timer 2.* PS: Định nghĩa mức ưu tiên của ngắt cổng nối tiếp.* PT1: Định nghĩa mức ưu tiên của ngắt Timer 1.* PX1: Định nghĩa mức ưu tiên của ngắt ngoàI 1.* PT0: Định nghĩa mức ưu tiên của ngắt Timer 0.* PX0: Định nghĩa mức ưu tiên của ngắt ngoàI 0.17 * Thanh ghi TCON : Thanh ghi điều khiển bộ Timer/Counter* TF1: Cờ tràn Timer 1. Được đặt bởi phần cứng khi bộ Timer 1 tràn. Đượcxoá bởi phần cứng khi bộ vi xử lý hướng tới chương trình con phục vụ ngắt.* TR1: Bit điều khiển bộ Timer 1 hoạt động. Được đặt/xoá bởi phầnmềm để điều khiển bộ Timer 1 ON/OFF* TF0: Cờ tràn Timer 0. Được đặt bởi phần cứng khi bộ Timer 0 tràn.Được xoá bởi phần cứng khi bộ vi xử lý hướng tới chương trình con phục vụ ngắt.* TR0: Bit điều khiển bộ Timer 0 hoạt động. Được đặt/xoá bởi phầnmềm để điều khiển bộ Timer 0 ON/OFF.* IE1: Cờ ngắt ngoài 1. Được đặt bởi phần cứng khi sườn xung củangắt ngoài 1 được phát hiện. Được xoá bởi phần cứng khi ngắt được xử lý.* IT1: Bit điều khiển ngắt 1 để tạo ra ngắt ngồi. Được đặt/xố bởiphần mềm.* IE0: Cờ ngắt ngoài 0. Được đặt bởi phần cứng khi sườn xung củangắt ngồi 0 được phát hiện. Được xố bởi phần cứng khi ngắt được xử lý.* IT0: Bit điều khiển ngắt 0 để tạo ra ngắt ngoài. Được đặt/xoá bởiphần mềm.* Thanh ghi TMOD: Thanh ghi điều khiển kiểu Timer/Counter* GATE: Khi TRx được thiết lập và GATE=1, bộ TIMER/COUTERxhoạt động chỉ khi chân INTx ở mức cao. Khi GATE=0, TIMER/COUNTERxsẽ hoạt động chỉ khi TRx=1.* C/(/T): Bit này cho phép chọn chức năng là Timer hay Counter.- Bit này được xoá để thực hiện chức năng Timer- Bit này được đặt để thực hiện chức năng Counter* M0, M1: Bit chọn Mode, để xác định trạng thái và kiểuTimer/Counter:18 - M1=0, M0=0: Chọn kiểu bộ Timer 13 bit. Trong đó THx dài 8 bit,cịn TLx dài 5 bit.- M1=0, M0=1: Chọn kiểu bộ Timer 16 bit. THx và TLx dài 16 bitđược ghép tầng.- M1=1, M0=0: 8 bit Auto reload. Các thanh ghi tự động nạp lại mỗikhi bị tràn. Khi bộ Timer bị tràn, THx dài 8 bit được giữ nguyên giá trị, còngiá trị nạp lại được đưa vào TLx.- M1=1, M0=1: Kiểu phân chia bộ Timer. TL0 là 1 bộ Timer/Counter 8bit, được điều khiển bằng các bit điều khiển bộ Timer 0, Còn TH0 chỉ là bộTimer 8 bit, được điều khiển bằng các bit điều khiển Timer 1.- M1=1, M0=1: Timer/Counter 1 Stopped* Thanh ghi SCON:SCON là thanh ghi trạng thái và điều khiển cổng nối tiếp. Nó khơngnhững chứa các bit chọn chế độ, mà còn chứa bit dữ liệu thứ 9 dành cho việctruyền và nhận tin (TB8 và RB8) và chứa các bit ngắt cổng nối tiếp.* SM0, SM1: Là các bit cho phép chọn chế độ cho cổng truyền nối tiếp.SM0 SM1ModeĐặc điểmTốc độ Baud000Thanh ghi dịchFosc /120118 bit UARTCó thể thay đổi (đượcđặt bởi bộ Timer)1029 bit UARTFosc /64 hoặc Fosc /321139 bit UARTCó thể thay đổi (đượcđặt bởi bộ Timer)Bảng 2.6. Chọn Mode trong SCON19 * SM2: Cho phép truyền tin đa xử lý, thể hiện ở Mode 2 và 3. ở chế độ2 hoặc 3, nếu đặt SM2 = 1 thì RI sẽ khơng được kích hoạt nếu bit dữ liệu thứ9 (RB8) nhận được giá trị bằng 0. ở Mode 1, nếu SM2=1 thì RI sẽ khơngđược kích hoạt nếu bit dừng có hiệu lực đã không được nhận. ở chế độ 0,SM2 nên bằng 0* REN: Cho phép nhận nối tiếp. Được đặt hoặc xố bởi phần mềm đểcho phép hoặc khơng cho phép nhận.* TB8: Là bit dữ liệu thứ 9 mà sẽ được truyền ở Mode 2 và 3. Được đặthoặc xoá bởi phần mềm.* RB8: Là bit dữ liệu thứ 9 đã được nhận ở Mode 2 và 3. Ở Mode 1,nếu SM2=0 thì RB8 là bit dừng đã được nhận. Ở Mode 0, RB8 không đượcsử dụng.* TI: Cờ ngắt truyền. Được đặt bởi phần cứng tại cuối thời điểm của bitthứ 8 trong Mode 0, hoặc đầu thời điểm của bit dừng trong các Mode khác. Ởbất kỳ q trình truyền nối tiếp nào, nó cũng phải được xoá bằng phần mềm.* RI: Cờ ngắt nhận. Được đặt bởi phần cứng tại cuối thời điểm của bitthứ 8 trong Mode 0, hoặc ở giữa thời điểm của bit dừng trong các Mode khác.Ở bất kỳ quá trình nhận nối tiếp nào (trừ trường hợp ngoại lệ, xem SM2), nócũng phải được xố bằng phần mềm.2.1.1.4. Khối tạo thời gian và bộ đếm (Timer/Counter).On-chip AT89C51 có 2 thanh ghi Timer/Counter dài 16 bit, đólà: Timer 0 và Timer 1. Trong On-chip AT89C52, ngồi Timer 0 và Timer 1nó cịn có thêm bộ Timer 2. Cả 3 bộ Timer này đều có thể được điều khiển đểthực hiện chức năng thời gian hay bộ đếm, thông qua thanh ghi TMOD.Khi thanh ghi Timer/Counter làm việc ở kiểu Timer, thì sau mỗichu kỳ máy nội dung trong thanh ghi được gia tăng thêm 1 đơn vị. Vì vậythanh ghi này đếm số chu kỳ máy. Một chu kỳ máy có 12 chu kỳ dao động, dođó tốc độ đếm của thanh ghi là 1/12 tần số dao động.20 Khi thanh ghi Timer/Counter làm việc ở kiểu Counter, xung nhịpbên ngoài được đưa vào để đếm ở T0 hoặc T1. Nội dung thanh ghi được tănglên khi có sự chuyển trạng thái từ 1 về 0 tại chân đầu vào ngoài T0 hoặc T1.Xung nhịp ở các đầu vào ngoài được lấy mẫu tại thời điểm S5P2 của mỗi chukỳ máy. Khi quá trình lấy mẫu phát hiện ra mức cao ở 1 chu kỳ và mức thấp ởchu kỳ tiếp theo, thì bộ đếm được tăng lên. Giá trị mới của bộ đếm xuất hiệntrong thanh ghi tại thời điểm S3P1 của chu kỳ máy sau khi sự chuyển trạngthái đã được phát hiện. Vì vậy để nội dung của thanh ghi tăng lên 1 đơn vịphải mất 2 chu kỳ máy, nên tốc độ đếm tối đa là 1/24 tần số bộ dao động.Khơng có sự giới hạn số vịng thực hiện của tín hiệu ở đầu vào ngồi, nhưngnó sẽ giữ ít nhất 1 chu kỳ máy đầy đủ để đảm bảo chắc chắn rằng một mức đãcho được lấy mẫu ít nhất 1 lần nữa trước khi nó thay đổi.Do xung nhịp bên ngồi có tần số bất kỳ nên các bộ Timer (0 và1) có 4 chế độ làm việc khác nhau để lựu chọn: (13 bit Timer, 16 bit Timer, 8bit auto-reload, split Timer).Timer 0 và Timer 1:Trong AT89C51 và AT89C52 đều có các bộ Timer 0 và 1. Chức năngTimer hay Counter được chọn lựa bởi các bit điều khiển C/(/T) trong thanhghi TMOD. Hai bộ Timer/Counter này có 4 chế độ hoạt động, được lựa chọnbởi cặp bit (M0, M1) trong TMOD. Chế độ 0, 1 và 2 giống nhau cho các chứcnăng Timer/Counter, nhưng chế độ 3 thì khác. Bốn chế độ hoạt động được môtả như sau:+ Chế độ 0: Cả 2 bộ Timer 0 và 1 ở chế độ 0 có cấu hình như mộtthanh ghi 13 bit, bao gồm 8 bit của thanh ghi THx và 5 bit thấp của TLx. 3 bitcao của TLx không xác định chắc chắn, nên được làm ngơ. Khi thanh ghiđược xố về 0, thì cờ ngắt thời gian TFx được thiết lập. Bộ Timer/Counterhoạt động khi bit điều khiển TRx được thiết lập (TRx=1) và, hoặc Gate trongTMOD bằng 0, hoặc /INTx=1. Nếu đặt GATE=1 thì cho phép điều khiển21 Timer/ Counter bằng đường vào ngoài /INTx, để dễ dàng xác định độrộng xung.Khi hoạt động ở chức năng thời gian thì bit C/(/T)=0, do vậy xung nhịptừ bộ dao động nội, qua bộ chia tần cho ra tần số f=f osc/12 được đưa vào đểđếm trong thanh ghi Timer/Counter. Khi hoạt động ở chức năng bộ đếm thìbit C/(/T)=1, lúc đó xung nhịp ngồi đưa vào sẽ được đếm.OSC/12T1 PINTR1GATEC/T=0C/T=1TL1 TH15 bits 8 bitsTF 1InterruptControlHinh 2.4: Chế độ 0 của Timer 1/INT1 PIN+ Chế độ 1: hoạt động tương tự như chế độ 0, chỉ khác là thanh ghiTimer/Counter được sử dụng cả 16 bit. Xung nhịp được dùng kết hợp với cácthanh ghi thời gian byte thấp và byte cao (TH1 và TL1). Khi xung Clock đượcnhận, bộ Timer sẽ đếm tăng lên: 0000h, 0001h, 0002,…Khi hiện tượng trànxẩy ra, cờ tràn sẽ chuyển FFFFh về 0000h, và bộ Timer tiếp tục đếm. Cờ tràncủa Timer 1 là bit TF1 ở trong TCON, nó được đọc hoặc ghi bởi phần mềm,xem hình 2.5 (Timer/Counter 1 Mode 1: 16 bit Counter).TimerClockTL1 TH18 bits 8 bitsTF1Hinh 2.5: Chế độ 1 của Timer 122OverlowFlag OSC/12T1 PINTR1C/T=0C/T=1TL18 bitsTF 1InterruptControlReloadGATETH18 bits/INT0 PINHinh 2.6: Chế độ 2 của Timer 1+ Chế độ 2: Chế độ này của thanh ghi Timer cũng hoạt động tương tựnhư 2 chế độ trên, nhưng nó được tổ chức như bộ đếm 8 bit (TL1) với chế độtự động nạp lại, như hình 2.6. Khi xẩy ra hiện tượng tràn ở TL1, khơng chỉthiết lập bit TF1 mà cịn tự động nạp lại cho TL1 bằng nội dung của TH1, đãđược thiết lập bởi phần mềm. Quá trình nạp lại cho phép nội dung của TH1không bị thay đổi. Chế độ 2 của Timer/Counter 0 cũng tương tự nhưTimer/Counter 1.+ Chế độ 3: Ở chế độ này, chức năng Timer/Counter 0 và chứcnăng Timer/Counter 1 khác nhau. Bộ Timer 1 ở chế độ 3 chỉ chứa chức năngđếm của nó, kết quả giống khi đặt TR1=0. Bộ Timer 0 ở chế độ 3 thiết lậpTH0, TL0 như là 2 bộ đếm riêng biệt. Mạch Logic đối với chế độ 3 của Timer0 thể hiện ở hình 2.7. Bộ đếm TL0 được điều khiển bởi các bit: C/(/T),GATE, TR0, /INT0 và khi đếm tràn nó thiết lập cờ ngắt TF0. Bộ đếm TH0chỉ được điều khiển bởi bit TR1, và khi đếm tràn nó thiết lập cờ ngắt TF1.Vậy, TH0 điều khiển ngắt Timer/Counter 1.Chế độ 3 thường được dùng khi yêu cầu cần có bộ thời gian hoặc bộđếm ngồi 8 bit. Đối với Timer 0 ở chế độ 3, AT89C51 có thể có 3 bộTimer/Counter, cịn AT89C52 có thể có 4 bộ. Khi Timer 0 hoạt động ở chế độ3, thì Timer 1 có thể được bật hoặc tắt bằng chuyển mạch ngoài. Ở chế độ23 này, Timer 1 có thể được sử dụng bởi cổng nối tiếp như một bộ tạo tốc độBaud, hoặc trong bất kỳ ứng dụng nào mà không yêu cầu một ngắt.OSC/12T0 PINTR0C/T=0C/T=1TL08 bitsTF 0InterruptControlGATE/INT0 PINOSC/12TR1TH08 bitsControlTF1InterruptHinh 2.7: Chế độ 3 của Timer 02.1.1.5. Cơ chế ngắt trong On-chip AT89C51:2.1.1.5.1. Phân loại ngắt trong On-chip:Bộ AT89C51 có tất cả 5 Vectors ngắt bao gồm: 2 ngắt ngoài (/INT0 và/INT1), 2 ngắt của khối thời gian (Timer 0, 1), và ngắt cổng truyền tin nối tiếp.Mỗi nguồn ngắt có thể được kích hoạt hoặc khơng kích hoạt bằng cáchđặt hoặc xố Bit ở trong IE. IE cũng chứa bit có thể khơng cho tất cả các ngắthoạt động EA (Nếu EA=0). Các ngắt ngồi có thể được kích hoạt theo mứchoặc theo sườn xung, tuỳ thuộc vào giá trị của các bit IT0, IT1 trong TCON.Ngắt ngồi có 2 cờ ngắt tương ứng là IE0, IE1 cũng nằm trong TCON. Khimột ngắt được thực hiện thì cờ ngắt tương ứng của nó bị xố bằng phần cứng.Chương trình con phục vụ ngắt hoạt động chỉ khi ngắt được kích hoạt theosườn xung. Nếu ngắt đựơc kích hoạt theo mức thì nguồn u cầu ngắt từ bênngoài điều khiển cờ ngắt.24 Hình 2.17. Các nguồn ngắt của AT89C51Các ngắt trong, với ngắt Timer/Counter 0, 1 được phát sinh bởi cờ ngắtTF0, TF1. Hai cờ ngắt này được thiết lập khi thanh ghi Timer/Counter thựchiện quay vòng, tại thời điểm S5P2 của chu trình máy. Khi một ngắt đượcthực hiện thì cờ ngắt tương ứng phát sinh ra ngắt sẽ bị xoá bằng phần cứngtrong On-chip.Ngắt cổng nối tiếp được phát sinh bởi các ngắt RI, TI, SPIF thông quaphần tử Logic OR, khi chương trình con phục vụ ngắt được kích hoạt thì cáccờ ngắt phát sinh tương ứng được xố bằng phần mềm. Các ngắt trong có thểđược phép hoặc khơng đuợc phép kích hoạt bằng cách đặt hoặc xố một bittrong IE.2.1.1.5.2.Các bước thực hiện ngắt.Theo đúng trình tự, để sử dụng các ngắt trong Flash Microcontroller,cần thực hiện các bước như sau:- Đặt bit EA ở trong IE mức logic 1.- Đặt bit cho phép ngắt tương ứng ở trong IE mức logic 1.25

Tài liệu liên quan

Thiết kế hệ thống đồng hồ thời gian thực hiển thị lịch âm dương
- 46
- 2
- 21
Khảo sát thiết kế hệ thống điều khiển thổi bụi lò hơi cho nhà máy nhiệt điện trên nền simatic s7-300
- 75
- 1
- 12
Đề tài: Thiết kế hệ thống sấy khí thổi
- 34
- 1
- 20
THIẾT KẾ HỆ THỐNG SẤY KHÍ THỔI
- 34
- 1
- 7
Thiết kế hệ thống hiển thị thời gian thực
- 75
- 591
- 2
Tài liệu Luận văn: Xây dựng hệ thống điều khiển thời gian thực hiển thị trên Led Matrix P10 doc
- 77
- 1
- 1
Luận văn: Thiết kế hệ thống hiển thị thời gian thực doc
- 76
- 545
- 0
hệ thống đồng hồ thời gian thực và chuông tự động
- 113
- 717
- 0
THIẾT kế hệ THỐNG LẠNH và bảo QUẢN THỰC PHẨM tàu CHỞ HÀNG 7 500 tấn
- 76
- 894
- 0
ghép nối máy tính hiển thị thời gian thực lcd bằng cổng song song
- 17
- 499
- 4