Transistor Hiệu ứng Trường - Phần 1 - Điện Tử Việt

Transistor hiệu ứng trường còn được gọi là transistor trường. Transistor hiệu ứng trường viết tắt là FET (Field Effect Transistor) là một linh kiện bán dẫn được điều khiển bởi điện áp. Không giống như một transistor lưỡng cực, một FET hầu như không yêu cầu dòng ngõ vào (tín hiệu hoặc dòng phân cực). Điều này cho nó một trở kháng ngõ vào vô cùng lớn, mà đó là lợi ích quan trọng hơn một transistor lưỡng cực.

Có hai loại transistor trường chính: JFET và MOSFET. Các loại này được chia nhỏ hơn là các linh kiện kênh p và kênh n. MOSFET công suất hay VFET, có đặc tính tốt hơn hẳn khi so sánh với transistor luỡng cực.

Xem thêm bài viết: Transistor hiệu ứng trường – Phần 2

JFET kênh-n

Nguyên lý hoạt động của transistor trường điều khiển bằng tiếp xúc pn (JFET – Junction FET), kênh-n được minh họa trong hình 1-1. JFET kênh n bao gồm một miếng vật liệu bán dẫn loại n, được xem như kênh dẫn, hai miếng nhỏ hơn là vật liệu loại p được ghép vào hai bên của kênh dẫn, tạo thành các tiếp xúc p-n. Hai đầu của kênh dẫn được gọi là Drain (cực máng) và Source (cực nguồn), hai miếng vật liệu loại p được nối chung với nhau và đầu nối của nó được gọi là Gate (cực cửa). Với cực cửa để hở, và một điện thế nối vào (dương ở máng, âm ở nguồn), một dòng máng ID chạy qua như biểu diễn trong hình 1-1 (a).

Khi cực cửa được phân cực âm so với cực nguồn [hình 1-1 (b)], các tiếp xúc pn được phân cực ngược và vùng nghèo hạt dẫn được tạo ra. Kênh dẫn thì được cấy ít tạp chất hơn các khối cực cửa loại p, do đó các vùng nghèo xâm lấn sâu vào kênh dẫn. Vì vùng nghèo là một vùng rút cạn các hạt mang điện, nó hành động như một chất cách điện. Kết quả là kênh dẫn bị thu hẹp, trở kháng của nó tăng lên, và ID bị giảm. Khi điện áp phân cực cực cửa âm tăng nhiều hơn, các vùng nghèo chạm nhau ở trung tâm [hình 1-1 (c)], và ID sẽ bị cắt hoàn toàn.

Khi có một tín hiệu ac nối vào cực cửa gây ra một điện áp ngược trên các mối nối, tăng lên khi điện áp tín hiệu đi xuống âm và giảm xuống khi đi lên dương. Do đó khi tín hiệu đi xuống âm, vùng nghèo được mở rộng, điện trở kênh dẫn tăng lên, và dòng máng bị giảm. Cũng như vậy, khi tín hiệu đi lên dương, các vùng nghèo thu hẹp lại, điện trở kênh dẫn bị giảm, và dòng máng được tăng lên. JFET kênh n được so sánh với một đèn điện tử ba cực. Cực máng và cực nguồn hoạt động chức năng tương tự Anode và Cathode, giống như lưới khiển của một đèn ba cực, cực cửa của FET điều khiển dòng máng. Cũng giống như trường hợp với một lưới khiển, dòng cực cửa bị cấm, vì thế các tiếp xúc cực cửa-kênh dẫn thường không bao giờ được phân cực thuận.

Tên linh kiện hiệu ứng trường đến từ sự việc các vùng nghèo là kết quả của trường điện khi các tiếp xúc cực cửa-kênh dẫn được phân cực ngược. Từ transistor đơn cực đôi khi cũng được dùng cho một FET, bởi vì không giống như một transistor lưỡng cực, dòng máng bao gồm chỉ một loại hạt mang điện; các electron trong FET kênh-n hoặc các lỗ trống trong linh kiện kênh-p.

Ký hiệu cho JFET kênh-n được biểu diễn trong hình 1-2. Giống như cho các kiểu transistor khác, đầu mũi tên chỉ từ p đến n. Với một linh kiện kênh n, đầu mũi tên chỉ từ cực cửa loại-p đến kênh dẫn loại-n.

Đặc tuyến của JFET kênh n

Đặc tuyến ngõ ra khi VGS = 0

Mạch trong hình 1-3(a) biểu diễn cực cửa của FET được nối thẳng với cực nguồn, cho VGS = 0. Đặc tuyến ngõ ra với VGS = 0 được vẽ từ dòng ID tương ứng với các mức VDS đo được khi VDS được tăng lên từ 0.

Đặc tuyến ngõ ra với VGS = 0 được vẽ trong hình 1-3(b). Khi VDS = 0, ID = 0, điện áp giữa cực cửa và tất cả các điểm trong kênh dẫn cũng sẽ bằng zero. Khi VDS được tăng lên một lượng nhỏ, một dòng máng nhỏ sẽ chảy qua, gây ra sụt áp dọc theo kênh dẫn. Điều này tương đương với điện áp phân cực ngược các tiếp xúc p-n tăng lên, tạo ra sự xấm lấn nhỏ của vùng nghèo và ảnh hưởng không đáng kể lên điện trở kênh dẫn. Khi tăng VDS một chút nữa dòng cực máng sẽ tăng gần như tuyến tính, và kênh dẫn hành động giống như một điện trở có giá trị hầu như không đổi.

Kênh dẫn tiếp tục đóng vai trò giống như một điện trở hầu như không đổi, cho đến khi sụt áp dọc theo nó trở nên đủ lớn để gây ra sự xâm lấn đáng kể bởi các vùng nghèo. Ở trạng thái này điện trở kênh dẫn ảnh hưởng rất lớn bởi các vùng nghèo. Khi VDS tăng lớn hơn bề rộng vùng nghèo tăng lên, bệ rộng kênh dẫn giảm dần. Khi VDS đạt đến giá trị VP (pinch-off voltage) – điện áp thắt kênh, vùng nghèo phình to chạm nhau tại một điểm và hiện tượng thắt kênh xảy ra như hình 1.3(b). Trong vùng này, quan hệ giữa ID và VDS tuân theo định luật Ohm, kênh dẫn đóng vai trò như một điện trở nên còn gọi là vùng điện trở. Khi VDS tăng vượt qua giá trị của VP, điện áp phân cực ngược tăng nên điểm thắt sẽ lan rộng về phía cực D. Bề rộng vùng nghèo giảm nhưng lực hút hạt dẫn từ nguồn tăng tạo nên một vùng đặc biệt có dòng ID không đổi được gọi là vùng thắt kênh. Dòng máng tại điểm này, với VGS = 0 và VDS > VP, được gọi là dòng bão hoà máng-nguồn IDSS (hình 1-3).

Nếu tiếp tục tăng VDS quá lớn thì sẽ tiếp xúc p-n của JFET sẽ bị đánh thủng. Đây là kết quả của các hạt mang điện tạo nên dòng bão hoà ngược ở tại tiếp xúc cực cửa – kênh dẫn được tăng tốc đến tốc độ cao và tạo ra một hiệu ứng thác lũ. Tại điểm này dòng máng tăng rất nhanh, và linh kiện có thể bị phá hủy. Vùng hoạt động bình thường của JFET trên đặc tuyến ngõ ra chính là vùng thắt kênh.

Đặc tuyến ra với phân cực bên ngoài

Khi một phân cực bên ngoài, cho là, -1V được cấp giữa cực cửa và nguồn, các tiếp xúc cực cửa-kênh dẫn được phân cực ngược ngay cả khi ID = 0. Cho nên, khi VDS = 0, các vùng nghèo đang xâm lấn kênh dẫn đến một mức độ nào rồi. Vì điều này, một sụt áp nhỏ hơn dọc theo kênh dẫn (có nghĩa là, nhỏ hơn khi VGS = 0) sẽ tăng các vùng nghèo đến một điểm mà ở đó nó sẽ làm nghẽn dòng chảy. Do đó, điện áp nghẽn đạt được ở một ID thấp hơn khi VGS = 0. Đặc tuyến cho VGS = – 1 V được biểu diễn trong hình 1-4.

Bằng cách sử dụng vài giá trị điện áp phân cực ngoài âm khác, một họ của đặc tuyến máng sẽ đạt được như trình bày trong hình 1-4(b). Ghi chú rằng giá trị của VDS cho đánh thủng bị giảm khi điện áp phân cực cực cửa âm được tăng lên. Điều này bởi vì – VGS được cộng vào điện áp phân cực ở tiếp xúc. Nếu một điện áp phân cực cực cửa dương được sử dụng, một dòng ID lớn hơn có thể được cho ra, như được trình bày bởi đặc tuyến với VGS = +0,5 V. Một cách tổng quát, dù sao, VGS được duy trì âm để tránh khả năng phân cực thuận các tiếp xúc cực cửa-kênh dẫn.

Đường đứt nét trên hình 1-4(b) là một đường đi qua các điểm mà tại đó ID bão hoà với mỗi mức điện áp phân cực cực cửa. Khi VGS = 0, ID bão hoà ở IDSS, và đặc tuyến cho thấy VP = 4,5 V. Khi điện áp phân cực ngoài là – 1 V được nối vào, các tiếp xúc cực cửa-kênh dẫn vẫn yêu cầu – 4,5 V để đạt được pinch-off (nghẽn). Điều này có nghĩa là một sụt áp 3,5 V bây giờ được yêu cầu dọc theo kênh dẫn thay cho giá trị trước là 4,5 V, và 3,5 V đạt được với một giá trị thấp hơn của ID. Tương tự, khi VGS là – 2 V và – 3 V. Nghẽn sẽ đạt được với 2,5 V và 1,5 V, tương ứng, dọc theo kênh dẫn. 2,5 V và 1,5 V sụt áp là, dĩ nhiên, đạt được với các giá trị ID giảm nhiều hơn.

Giả sử 4,5 V được nối vào như phân cực cửa-nguồn cho linh kiện với các đặc tuyến trong hình 1-4(b). Đây là một VGS bằng với điện áp nghẽn kênh VP. Bây giờ, với không có bất kỳ sụt áp kênh dẫn nào thêm nữa gây ra bởi ID, các vùng nghèo xâm lấn quá sâu vào kênh dẫn chúng gặp nhau ở khoảng giữa. Trong trường hợp này, ID sẽ hoàn toàn ngắt. Vì vậy điện áp nghẽn, có hiệu quả giống như một điện áp phân cực cực cửa bên ngoài, giảm dòng máng về zero. Điện áp phân cực cửa-nguồn được yêu cầu để giảm ID về zero được thiết kế là điện áp ngắt cực cửa VGS(off), và, được giải thích, VGS(off) = VP.

Đặc tuyến truyền đạt

Các đặc tuyến truyền đạt của FET được xác định qua thực nghiệm sử dụng mạch của hình 1-4(a). Điện áp máng-nguồn VDS được duy trì ở một hằng số, và VGS được điều chỉnh ở các bước phù hợp. Tại mỗi bước của VGS, ID và các mức VGS phù hợp được ghi nhận. Như vậy, sẽ đạt được bảng các giá trị từ nó một đồ thị của ID theo VGS có thể được vẽ. Các đặc tuyến vẽ được (hình 1-5) cho thấy rằng ID bị giảm dần khi –VGS tăng lên, và, như đã giải thích, ID tiến đến zero khi điện áp phân cực cửa-nguồn là VGS(off) = VP.

Giống như trường hợp của các linh kiện khác, đặc tuyến truyền đạt có thể được dẫn ra từ các đặc tuyến máng (xem hình 1-5). Với một mức VDS không đổi, các mức ID và VGS phù hợp được ghi ra và được dùng để vẽ đố thị của ID theo VGS.

Ví dụ:

Hãy rút ra đặc tuyến truyền từ các đặc tuyến máng trong hình 1-5.

Giải

Khảo sát các đặc tuyến máng trong hình 1-5; khi VGS = 0, ID = 9 mA. Đánh dấu điểm 1 trên đặc tuyến truyền tại ID = 9 mA và VGS = 0.

+ Điểm 2 tại ID = 5.4 mA và VGS = – 1 V

+ Điểm 3 tại ID = 2,8 mA và VGS = – 2 V

+ Điểm 4 tại ID = 0,9 mA và VGS = – 3 V

+ Điểm 5 tại ID = 0 mA và VGS = VP = – 4,5 V

Vẽ đặc tuyến truyền đi qua các điểm từ 1 đến 5.

JFET kênh-p

Trong JFET kênh-p, kênh dẫn là vật liệu loại-p và các miền cực cửa là loại-n [hình 1-6(a)]. Điện áp của máng-nguồn, là đuợc nối dương cho nguồn và âm cho máng. Như vậy, một dòng chảy (theo chiều quy ước) từ nguồn đến máng. Để phân cực ngược các tiếp xúc giữa cực cửa và kênh dẫn, cực cửa loại n phải được tạo ra dương so với kênh dẫn loại p. Do đó, điện áp phân cực được nối dương trên cực cửa và âm ở nguồn. Sụt áp dọc theo kênh dẫn là âm ở các vùng nghèo và dương tại cực nguồn, như được minh hoạ. Giống như trường hợp của linh kiện kênh n, sụt áp của kênh dẫn hướng đến phân cực ngược các tiếp xúc cực cửa-kênh dẫn.

Ký hiệu cho JFET kênh p được trình bày trong hình 1-6(b). Đầu mũi tên chỉ từ kênh dẫn loại p đến cực cửa loại n. Các đặc tuyến máng và truyền dẫn cho JFET kênh p thì tương tự như của linh kiện kênh n, trừ một điều là các cực tính dòng và các áp thì được đảo ngược.