AmelBENAIDA/Afficheur-7-segments-VHDL - GitHub

Home » Code Vhdl Afficheur 7 Segment » AmelBENAIDA/Afficheur-7-segments-VHDL - GitHub

Maybe your like

Skip to content Dismiss alert {{ message }} / Afficheur-7-segments-VHDL Public
  • Notifications You must be signed in to change notification settings
  • Fork 0
  • Star 0
  • Code
  • Issues
  • Pull requests
  • Actions
  • Projects
  • Security
  • Insights
Additional navigation options  masterBranchesTagsGo to fileCode

Folders and files

NameNameLast commit messageLast commit date

Latest commit

 

History

4 Commits
afficheurafficheur  
README.mdREADME.md  
View all files

Repository files navigation

  • README
Afficheur-7-segments-VHDL

Ce projet est un programme VHDL qui permet d'afficher les chiffres Hexadécimals (0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F). Il utilise un seule afficheur parmis les 4 offerts sur une carte FPGA. Le fichier de contraintes est conforme à celui de la carte Nexys3 Spartan 6. Ce programme peut être utilisé comme composant pour afficher les résultats par exemple d'un additionneur , compteur ou score ... etc. Le programme se compose de composants : Un décodeur et un afficheur. Le décodeur traduit les valeurs en entrée (sur 4 bits) en segments. Les valeurs en entrées sont spécifiées à l'aide des switches.

About

Ce projet est un programme VHDL qui permet d'afficher les chiffres Hexadécimals (0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F)

Topics

fpga vhdl-modules vhdl-code nexys3 vhdl-examples

Resources

Readme

Uh oh!

There was an error while loading. Please reload this page.

Activity

Stars

0 stars

Watchers

1 watching

Forks

0 forks Report repository

Releases

No releases published

Packages

Uh oh!

There was an error while loading. Please reload this page.

Contributors

Uh oh!

There was an error while loading. Please reload this page.

Languages

  • HTML 91.5%
  • VHDL 8.5%
You can’t perform that action at this time.

Tag » Code Vhdl Afficheur 7 Segment