Cấu Trúc Phần Cứng Của PLC Với Các Khối Nhớ Vào Và Ra

Có thể bạn quan tâm

Trang chủ
Đăng ký
Đăng nhập
Liên hệ

Tài liệu - Ebook

Thư viện tài liệu, ebook, đồ án, luận văn, giáo trình tham khảo cho học sinh, sinh viên

Cấu trúc phần cứng của PLC với các khối nhớ vào và ra

Có thiết bị chống nhiễu.

Ngôn ngữ lập trình dễ hiểu.

Dễ lập trình và có thể lập trình trên máy tính, thích hợp cho việc thực hiện các lệnh tuần tự của nó.

Các modul rời cho phép thay thế hoặc thêm vào khi cần thiết.

Do có những lý do trên PLC thể hiện rất rõ ưu điểm của nó so với các thiết bị điều khiển thông thường khác. PLC còn có khả năng thêm vào hay thay đổi các lệnh tuỳ theo yêu cầu của công nghệ. Khi đó ta chỉ cần thay đổi chương trình của nó, điều này nói lên tính năng điều khiển khá linh động của PLC

42 trang | Chia sẻ: huong.duong | Lượt xem: 14947 | Lượt tải: 5

Bạn đang xem trước 20 trang tài liệu Cấu trúc phần cứng của PLC với các khối nhớ vào và ra, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trêno tiếp với PLC qua miền rộng của modul ngõ ra PLC. 1.4 Bộ điều khiển lập trình được PLC là gì ? PLC là bộ điều khiển logic theo chương trình bao gồm : bộ xử lý trung tâm gọi là CPU (Central Procesing Unit ) chứa trương chình ứng dụng và các modul giao diện nhập xuất . Nó được nối trực tiếp đến các thiết bị I/O. Vì thế, khi tín hiệu nhập, CPU sẽ xử lý tín hiệu và gởi tín hiệu đến thiết bị xuất. Bus Lựa chọn Lựa chọn I/O Tín hiệu điều khiển I/O LU En G1 RAM 1D C1 Khối đầu ra RAM G1 En Khôí đầu vào RF Tín hiệu đIều khiển Dữ liệu vào Dữ liệu ra Hình 1.2 Cấu trúc phần cứng của PLC với các khối nhớ vào và ra 1.5 So sánh PLC với các thiết bị điều khiển thông thường khác Hiện nay, các hệ thống điều khiển bằng PLC đang dần dần thay thế cho các hệ thống điều khiển bằng relay ,contactor thông thường . Ta hãy thử so sánh ưu khuyết điểm của hai hệ thống trên: ẹ Hệ thống điều khiển thông thường : • Thô kệch do có quá nhiều dây dẫn trên bảng điều khiển. • Tốn khá nhiều thời gian cho việc thiết kế ,lắp đặt. • Tốc độ hoạt động chậm. • Công suất tiêu thụ lớn . • Mỗi lần muốn thay đổi chương trình thì phải lắp đặt lại toàn bộ, tốn nhiều thời gian. • Khó bảo quản và sửa chữa. Hệ thống điều khiển bằng PLC: • Những dây kết nối trong hệ thống giảm được 80% nên nhỏ gọn hơn. • Công suất tiêu thụ ít hơn. • Sự thay đổi các ngõ vào , ra và điều khiển hệ thống trở nên dễ dàng hơn nhờ phần mền điều khiển bằng máy tính hay trên console. • Tốc độ hoạt động của hệ thống nhanh hơn. • Bảo trì hệ thống và sửa chữa dễ dàng. • Độ bền và tin cậy vận hành cao. • Giá thành của hệ thống giảm khi số tiếp điểm tăng. • Có thiết bị chống nhiễu. • Ngôn ngữ lập trình dễ hiểu. • Dễ lập trình và có thể lập trình trên máy tính, thích hợp cho việc thực hiện các lệnh tuần tự của nó. • Các modul rời cho phép thay thế hoặc thêm vào khi cần thiết. Do có những lý do trên PLC thể hiện rất rõ ưu điểm của nó so với các thiết bị điều khiển thông thường khác. PLC còn có khả năng thêm vào hay thay đổi các lệnh tuỳ theo yêu cầu của công nghệ. Khi đó ta chỉ cần thay đổi chương trình của nó, điều này nói lên tính năng điều khiển khá linh động của PLC. 1.6 Cấu trúc phần cứng của PLC : Cấu trúc phần cứng của tất cả các PLC đều có các bộ phận sau: bộ xử lý, bộ nhớ, bộ nhập, xuất. 1.6.1 Đơn vị xử lý trung tâm (CPU ) : Là bộ vi xử lý, liên kết với các hoạt động của hệ thống PLC , thực hiện chương trình, xử lý tín hiệu nhập xuất và thông tin liên lạc với các thiết bị bên ngoài. 1.6.2 Bộ nhớ ( Memory ) : Có nhiều loại bộ nhớ khác nhau. Đây là nơi lưu gữi trạng thái hoạt động của hệ thống và bộ nhớ của người sử dụng. Để đảm bảo cho PLC hoạt động, phải cần có bộ nhớ để lưu giữ chương trình, đôi khi cần mở rộng bộ nhớ để thực hiện các chức năng khác như: + Vùng đệm tạm thời lưu trữ trạng thái của các kênh xuất / nhập được gọi là Ram xuất nhập. + Lưu trữ tạm thời các trạng thái của các chức năng bên trong : Time, counter, relay. Bộ nhớ gồm có những loại sau : + Bộ nhớ chỉ đọc (Rom: Read Only Memory ): Rom không phải là bộ nhớ khả biến, nó có thể lập trình chỉ một lần. Do đó không thích hợp cho việc điều khiển "mềm "của PLC . Rom ít phổ biến so với các loại bộ nhớ khác. + Bộ nhớ ghi đọc (Ram : Random Access Memory ): Ram là một bộ nhớ thường được dùng để lưu trữ dữ liệu và chương trình của người sử dụng . Dữ liệu trong Ram sẽ bị mất đi nếu nguồn điện bị mất . Tuy nhiên vấn đề này được giải quyết bằng cách gắn thêm vào Ram nguồn điện dự phòng . Ngày nay , trong kỹ thuật phát triển PLC , người ta dùng CMOSRAM nhờ sự tiêu tốn năng lượng khá thấp của nó và cung cấp pin dự phòng cho các Ram này khi mất nguồn .Pin dự phòng có tuổi thọ ít nhất một năm trước khi cần thay thế, hoặc ta chọn pin sạc gắn với hệ thống, pin sẽ được sạp khi cấp nguồn cho PLC. + Bộ nhớ chỉ đọc chương trình xoá được (EPROM: Eresable Programmable Read Only Memory ): EPROM lưu trữ dữ liệu giống như ROM , tuy nhiên nội dung của nó có thể bị xoá đi nếu ta phóng tia tử ngoại vào, người viết phải viết lại chương trình trong bộ nhớ. + Bộ nhớ chỉ đọc chương trình xoá được bằng điện (EEPROM : Electric Erasable Programmable Read Only Memory) : EEPROM kết hợp khả năng truy linh động của Ram và tính khả biến của EEPROM, nội dung trên EEPROM có thể bị xoá và lập trình bằng điện tuy nhiên chỉ được một số lần nhất định . Chương II : giới thiệu bộ điều khiển Lập trình plc Simatic S7 -200 I: Cấu trúc phần cứng của CPU Khái quát chung: S7- 200 làthiết bị điều khiển logic khả trình loại nhỏ của hãng siemens cấu trúc theo module có các module mở rộng các module này được sử dụng cho nhiều ứng dụng lập trình khác nhau. Thành phần cơ bản của S7-200 là khối vi lý CPU 212 và CPU 214 về hình thức bên ngoài sự khác nhau của hai loại CPU này nhận biết được nhờ số đầu vào ra và nguồn cung cấp . CPU 212 có 8 cổng vào và 6 cổng ra có khả năng mở rộng thêm bằng hai module mở rộng . CPU 214 có 14 cổng vào và 10 cổng ra và có khả năng mở rộng thêm bằng 7 module mở rộng. Cấu trúc CPU 212 -512 từ đơn ( Word ) tức là 1 kbyte, để lưu chương trình thuộc miền bộ nhớ đọc/ghi được và không bị mất dữ liệu nhờ có giao diện EPROM .Vùng nhớ với tính chất như vậy được gọi là vùng nhớ non-votatile . 512 từ đơn được lưu dữ liệu trong đó có 100 từ nhớ đọc/ghi thuộc miền nhớ non -volatile . 8 cổng vào logic và 6 cổng ra logic . Có thể ghép nối 2 module để mở rộng số cổng vào/ra , bao gồm cả 2 module tương tự (analog) Tổng số cổng logic vào /ra cực đại là 64 cổng vào và 64 cổng ra. 64 bộ tạo thời gian trễ (time ) trong đó có 2 time có độ phân giải 1ms , 8time có độ phân giải 10 ms và 54 time có độ phân giải 100ms. 64 bộ đếm (counter ) chia làm 2 loại bộ đếm chỉ đếm tiến và loại bộ đếm vừa đếm tiến vừa đếm lùi 368 bít nhớ đặc biệt sử dụng làm các bit trạng thái hoặc các bit đặt chế độ làm việc. Có các chế độ ngắt và xử lý tín hiệu khác nhau bao gồm ngắt truyền thông ngắt theo sườn lên hoặc xuống . Ngắt theo thời gian và ngắt báo hiệu của bộ đếm tốc độ cao (2khz) Bộ nhớ không bị mất dữ liệu trong khoảng thời gian 50 giờ khi PLC bị mất nguồn nuôi 3- Cấu trúc CPU 214 CPU 214 bao gồm 14 ngõ vào và 10 ngõ ra có khả năng mở rộng thêm bằng 7 module mở rộng. 2048 từ đơn (4kbyte ) thuộc miền nhớ đọc /ghi non - volatile để lưu chương trình (dùng nhớ có giao diện EEPROM ). 2048 từ đơn (4kbyte) thuộc kiểu đọc /ghi để lưu dữ liệu (trong đó có 512 từ đầu thuộc miền EEPROM ). IO .O ,QO .O ,VO .O, SMO.1. Tổng số cổng vào /ra cực đại là 64 cổng vào và 64 cổng ra. Có 14 ngõ vào từ IO.O I IO.1 và I1.O I I1.5 Có 10 ngõ ra từ QO.O I IO.1 và Q1.O I QI.1 Có thể gắn thêm 1 module mở rộng bao gồm cả module analog. 128 timer chia làm 3 loại theo độ phân giải khác nhau 4 timer 1ms, 16 timer 10 ms và 108 timer 100ms. Có 128 bộ đếm chia làm hai loại + Chỉ đếm lên CTU + Vừa đếm lên vừa đếm xuống CTUD. Có 688 bít nhớ đặc biệt dùng để thông báo trạng thái và đặt chế độ làm việc. + SMO.O : luôn ở trạng thái 1. + SMO.1 : bằng 1 trong vòng quét đầu tiên Các chế độ ngắt và xử lý ngắt gồm ngắt truyền thông , ngắt theo sườn lên hoặc sườn xuống, ngắt thời gian ngắt của bộ đếm tốc độ cao và ngắt truyền xung. Có 3 bộ đếm tốc độ cao với nhịp 2khz và 7 khz. 2bộ phát xung nhanh cho dãy xung kiểu: PTO ( Pulse traisn output ) : điều tần PWM (Pulse width modulation ) : điều rộng xung 2 bộ chỉnh tương tự . Toàn bộ vùng nhớ không bị mất dữ liệu trong khoảng thời gian 190 giờ khi PLC bị mất nguồn nuôi. Các đèn báo trên S7 - 200 CPU 214 + SF (ĐèN Đỏ ) : đèn đỏ SF báo hiệu hệ thống bị hỏng . ĐènSF sáng lên khi PLC bị hỏng hóc . + Run (đèn xanh ) : đèn xanh chỉ định PLC đang ở chế độ làm việc và thực hiện chương trình được nạp vào trong máy. + Stop (đèn vàng ) : đèn vàng chỉ PLC đang ở chế độ dừng + Ixx (đèn xanh ) : đèn xanh ở cổng vào chỉ định ở trạng thái tức thời của cổng Ixx ( X.X = 0.0 I 1.5 ) + Qy.y (đèn xanh ) :đèn xanh ở cổng ra báo hiệu trạng thái tức thời của cổng Qy.y (y.y = 0.0 I 1.1 ) + TERM : cho phép máy lập trình tự quyết định chế độ hoạt động cho PLC hoặc Run hoặc Stop II :Cấu trúc bộ nhớ : Bộ điều khiển lập trình S7 -200 được chia thành 4 vùng nhớ. Với 1 tụ có nhiệm vụ duy trì dữ liệu trong thời gian nhất định khi mất nguồn bộ nhớ S7 -200 có tính năng động cao ,đọc và ghi được trong phạm vi toàn vùng loại trừ các bít đặc biệt SM (Special Memory) chỉ có thể truy nhập để đọc Chương trình Tham số Dữ liệu Chương trình Tham số Dữ liệu Vùng chương trình Vùng tham số Vùng dữ liệu Vùng đối tượng C Bộ nhớ ngoài EEPROM Hình II -1 : Bộ nhớ trong và ngoài của S7 -200 1 - Vùng chương trình : Là vùng bộ nhớ chỉ được sử dụng để lưu trữ các lệnh chương trình vùng này thuộc bộ nhớ trong độc và ghi được. 2 -Vùng tham số : Là vùng lưu dữ các tham số như : từ khoá, địa chỉ trạm ...cũng giống như vùng chương trình thuộc bộ nhớ trong đọc và ghi được. 3 - Vùng dữ liệu : Là vùng nhớ động được sử dụng cất các dữ liệu của chương trình bao gồm các kết quả các phép tính nó được truy cập theo từng bit từng byte vùng này được chia thành những vùng nhớ với các công dụng khác nhau. Vùng I ( Input image register) :Là vùng nhớ gồm 8byte I (đọc /ghi ) : I.O I I.7 Vùng Q (Output image register ): Là vùng nhớ gồm 8byte Q (đọc /ghi ) : Q.O I Q.7 Vùng M (Internal Memory bits ): Là vùng nhớ gồm 32 byte M (đọc /ghi ) : M.O I M.31 Vùng V (Variable memory ): Là vùng nhớ gồm có 4096 byte V (đọc /ghi ) : V.O I V.4095 Vùng SM ( Special memory ): Là vùng nhớ gồm có 86 byte chia làm 2phần SMO I SM29 chỉ đọc SMO I SM85 chỉ ghi 4 - Vùng đối tượng : Là time (định thì ), counter (bộ đếm ) tốc độ cao và các cổng vào/ ra tương tự được đặt trong vùng nhớ cuối cùng vùng này không thuộc kiểu non - volatile nhưng đọc ghi được. Timer (bộ định thì ): Đọc /ghi T0 I T127 Counter (bộ đếm ) : Đọc /ghi C0 I C 127 Bộ đệm vào analog (đọc) : AIW0 I AIW30 Bộ đệm ra analog (ghi) : AQW0 I AQW30 Accumulator (thanh ghi) : AC0 I AC3 Bộ đếm tốc độ cao : HSCO I HSC2 Tất cả các miền này đều có thể truy nhập được theo từng bit , từng byte , từng từ đơn (word - 2byte) , từ kép (Doudble word ) III Cấu trúc chương trình: Chương trình cho S7 -200 phải có cấu trúc bao gồm chương trình chính (main program) sau đó đến các chương trình con và các chương trình xử lý ngắt. Chương trình chính được kết thúc bằng lệnh kết thúc chương trình (End) . Chương trinh con là một bộ phận của chương trình . Các chương trình con phải được viết sau lệnh kết thúc chương trình chính đó là lệnh (End) . Các chương trình con được nhóm lại thành một nhóm ngay sau chương trình chính sau đó đến ngay các chương trình xử lý ngắt bằng cách viết như vậy cấu trúc chương trình được rõ ràng và thuận tiện hơn trong việc đọc chương trình có thể trộn lẫn các chương trình con và chương trình xử lý ngắt đằng sau chương trình chính. Main program . . . End {Stop} Thực hiện trong một vòng quét SBR (n) {no I 255 } chương trình con . . Ret Thực hiện khi được chương trình chính gọi INT (n) { no I 255 } chương trình xử lý ngắt . . . Ret Thực hiện khi có tín hiệu báo ngắt IV Phương pháp lập trình : S7 -200 biểu diễn một mạch logic cứng bằng một dãy các lệnh chương trình bao gồm một dãy các lệnh . S7 -200 thực hiện chương trình bắt đầu từ lệnh nhập đầu tiên và kết thúc ở lệnh lập trình cuối trong một vòng . Một vòng quét như vậy là dòng quét (scan) . Một vòng quét (Scan cycle ) được bắt đầu bằng việc đọc trạng thái của đầu vào và sau đó thực hiện chương trình, vòng quét kết thúc bằng việc thay đổi trạng thái đầu ra. Trước khi bắt đầu một vòng quét tiếp theo S7 -200 thực thi các nhiệm vụ truyền thông . Chu trìng tiếp theo là chu trình lập Giai đoạn chuyển Giai đoạn nhập dữ liệu ra ngoại vi dữ liệu từ ngoại vi Giai đoạn truyền thông giai đoạn thực hiện nội bộ và tự kiểm tra lỗi chương trình Hình IV -1 : Thực hiện chương trình theo vòng quét trong S7 -200 Cách lập trình cho S7 -200 dựa trên hai phương pháp cơ bản : Phương pháp hình thang (lader logic -viết tắt là LAD ) và phương pháp liệt kê lệnh (statement list viết tắt là STL ). Chương trình được viết theo kiểu LAD thiết bị lập trình sẽ tạo ra một chương trình thoe kiểu STL tương ứng và ngược lại. 1 - Phương pháp LAD : LAD là ngôn ngữ lập trình đồ hoạ những thành phần cơ bản dùng trong LAD tương ứng với các thành phần cơ bản dùng để biểu diễn lệnh logic như sau : - Tiếp điểm : là biểu tượng (symbol) mô tả các tiếp điểm rơle cvác tiếp điểm có thể thường đóng , thường mở - Cuộn dây (coil) : là biểu tượng mô tả rơ le mắc theo chiều dòng điện cung cấp cho rơle . Hộp (box) : là biểu tượng mô tả các hàm khác nhau nó làm việc khi có dòng điện chạy đến hộp thường là các bộ thời gian (time), bộ đếm (counter) và các hàm toán học. Mạng LAD : là đường nối các phần tử thành một mạch hoàn thiện , đi từ đường nguồn bên trái sang nguồn bên phải dòng điện chạy từ trái qua tiếp điểm đến các cuộn dây hoặc các hộp trở về bên phải nguồn. 2 - Phương pháp liệt kê lệnh STL: Phương pháp liệt kê (STL) là phương pháp thực hiện chương trình dưới dạng tập hợp các câu lệnh . Mỗi câu lệnh trong chương trình kể cả những lệnh hình thức biểu diễn một chức năng của PLC Để tạo một chương trình dạng STL người lập trình cần phải hiểu rõ phương pháp sử dụng của ngăn xếp logic của S7- 200 (S0 I S8). Ngăn xếp logic là một khối gồm 9 bit chồng lên nhau. Tất cả các thuật toán liên quan đến ngăn xếp , đều chỉ làm việc với bit đầu tiên hoặc với bit đầu và bit thứ hai của ngăn xếp (S0 I S1) giá trị logic mới đều có thể được gửi vào ngăn xếp. V.Cú pháp lệnh cơ bản trong S7 -200 1 - Lệnh vào ra : (Input/Oput) Trước Sau Trước Sau - Load (LD) : Lệnh LD nạp giá trị của một tiếp điểm vào trong bit đầu tiên của ngăn xếp có giá trị cũ còn lại bị đẩy lùi xuống một bit (như hình V -1) Bị đẩy ra khỏi ngăn xếp Bị đẩy ra khỏi ngăn xếp LD LDN Co M C0 M C1 C1 C1 C1 C2 C2 C2 C2 C3 C3 C3 C3 C4 C4 C4 C4 C5 C5 C5 C5 C6 C6 C6 C6 C7 C7 C7 C7 C8 C8 Hình V-1: Trạng thái của ngăn xếp trước vào sau khi thực hiện hiệu lệnh LD Hình V-2: Trạng thái của ngăn xếp trước và sau khi thực hiện hiệu lệnh LDN Load not (LDN) : lệnh LDN nạp giá trị logic ngịch đảo của một tiếp điểm vào trong bit đầu tiên của ngăn xếp , các giá trị cũ còn lại trong ngăn xếp bị đẩy lùi xuống một bit (hình V-2) Các dạng lệnh khác nhau của lệnh LD , LDN cho LAD như sau : Lad Mô tả Toán hạng n Tiếp điểm thường mở sẽ được đóng nếu n = 1 n : I, Q, M, SM,T, C, V (bit) n Tiếp điểm thường đóng sẽ mở Nếu n = 1 n Tiếp điểm thường mở sẽ đóng tức thời khi n = 1 n: I N Tiếp điểm thường đóng sẽ mở Tức thời khi n = 1 Các dạng khác nhau của lệnh LD, LDN cho STL như sau: Lệnh Mô tả Toán hạng LD n Lệnh nạp giá trị logic của điểm n vào bit đầu tiên trong ngăn xếp n: I, Q, M, SM, T, C, V (bit) LDN n Lệnh nạp giá trị logic nghịch đảo của điểm n vào bit đầu tiền trong ngăn xếp LDI n Lệnh nạp tức thời giá trị logic của điểm n vào bit đầu tiên trong ngăn xếp n: I (bit) LDNI n Lệnh nạp tức thời giá trị logic nghịch đảo vào điểm n vào bit đầu tiên Lad Mô tả Toán hạng n Cuộn dây đầu ra ở trạng thái kích thích khi có dòng điện điều khiển đi qua N: I, Q, M, SM, T, C, V (bit) n I Cuộn dây đầu ra được kích tức thời khi có dòng điều khiển đi qua n: Q (bit) + Mô tả lệnh Ouput bằng STL STL Mô Tả Toán hạng = n Lệnh= sao chép giá trị của đỉnh ngăn xếp Tới tiếp điểm n được chỉ dẫn trong lệnh n : I, Q, M, SM, T, C, V (bit) = I n Lệnh = I (Immediate) sao chép tức thời giá trị của đỉnh stack tới tiếp điểm n được chỉ dẫn trong lệnh n : Q bit 2- Lệnh ghi/xoá giá trị cho tiếp điểm : Set (S) và Reset(R) lệnh dùng để đóng ngắt các tiếp điểm gián đoạn đã được thiết kế . trong LAD logic điều khiển đến các cuộn dây đóng hoặc mở các tiếp điểm. Trong STL lệnh truyền trạng thái bit đầu của ngăn xếp đến các điểm thiết kế nếu bit này có giá trị bằng 1 các lệnh S và R sẽ đóng ngắt tiếp điểm một dẫy các tiếp điểm (giới hạn từ 1 I 255 ). Nội dung của ngăn xếp khôntg bị thay đổi bởi các lệnh này mô tả lệnh S và R bằng LAD. LAD Mô tả Toán hạng Bit n S S Đóng một mảng gồm n các tiếp điểm kể từ S -bit S -bit : P, Q, S, SM, T, C, V (bit) n : PB, QP, MB, SMB, VB, AC, hằng số, *VD* AC Bit n R S Ngắt một mảng gồm n các tiếp điểm kể từ S bit lại chỉ cho vào timer và counter thì lệnh sẽ xoá bit đầu ra của timer/counter s Bit n SI Đóng tức thời một mảng gồm n các tiêp điểm kể từ S bit S bit: Q bit n : PB, QB, MB, SMB, VB, AC, hằng số, *VD* AC s Bit n R I Ngắt tức thời một mảng gồm n các tiếp điểm kể từ địa chỉ S bit Mô tả các lệnh sét (S) và reset (R) bằng STL Stl Mô tả Toán hạng S - S. bit - n Ghi giá trị logic vào một mảng gồm n bit kể từ địa chi S bit S -bit: P, Q, M, SM, T, C, V, (bit) n : PB, QB, MB, SMB, VB, AC, hằng số, *VD R - S. bit -n Xoá một mảng gồm n bit kể từ địa chi S. bit nếu S.. bit lại chỉ vào timer counter thì lệnh sẽ xoá bit đầu của timer counter SI - S. bit -n Ghi tức thời giá trị logic1 vào một mảng gồm n bit kể từ địa S.bit S - bit : Q bit n: IB, QB, MB, SMB, VB, AC, hằng số, *VD RI - S.bit n Xoá tức thời một mảng gồm n bit kể từ địa chỉ S.bit 3- Các lệnh logic đại số boolean Các lệnh đại số boolean cho phép tạo lập các mạch logic không có nhớ. Trong LAD các lệnh này được biểu diễn thông qua cấu trúc mạch mắc nối tiếp hay song song các tiếp điểm thường đóng và các tiếp điểm thường mở. STL có thể sử dụng các lệnh A (And) và O (OR) cho các hàm số hoặc các lệnh AN (And not); ON (or not) cho các hàm kín giá trị của ngăn xếp thay đổi phụ thuộc vào từng lệnh. Lệnh Môtả Toán hạng 0 n Lệnh thực hiện toán tử Ù(A) và Ú (0) giữa giá Trị logic của tiếp điểm n và giá trị bit đầu tiên n: I, Q, U, SM, T, C, V A n Trong ngăn xếp kết quả được ghi lại vào bit đầu tiên của ngăn xếp AN n Lệnh thực hiện toán tử Ù(A) vào Ú (0) giữa giá Trị logic nghịch đảo của tiếp điểm n và giá trị ON n bit đầu tiên trong ngăn xếp kết quả được ghi lại vào bit đầu tiên của ngăn xếp AI n Lệnh thực hiện toán tử Ù(A) vào Ú (0) giữa giá trị logic của tiếp điểm n và giá trị OI n bit đầu tiên trong ngăn xếp kết quả được ghi Lại vào bit đầu tiên của ngăn xếp n: I bit ANI n Lệnh thực hiện toán tử Ù(A) vào Ú (0) giữa giá trị logic nghịch đảo của tiếp điểm n và giá trị ONI n bit đầu tiên trong ngăn xếp kết quả được ghi lại vào bit đầu tiên của ngăn xếp Ngoài những lệnh làm việc trực tiếp với tiếp điểm S7 -200 còn có 5 lệnh đặc biệt biểu diễn các phép tính của đại số boolean cho các bit trong ngăn xếp được gọi là các lệnh Stack logic. Đó là lệnh ALD (And load), OLD (or load), LPS (logic push), LRD (logic read) và LPP (logic pop) . Lệnh stack logic được dùng để tổng hợp sao chụp hoặc xoá các mệnh đề logic LAD không có bộ đếm dành cho lệnh stack logic , STL sử dụng các lệnh stack logic để thực hiện phương trình tổng thể có nhiều biểu thức con . Bảng sau tóm tắt cú pháp gọi các lệnh Stack logic trong STL Lệnh Mô tả Toán hạng ALD Lệnh tổ hợp giá trị của bit đầu tiên và thứ hai của ngăn xếp bằng phép tính logic và kết quả ghi lại vào bit đầu tiên giá trị còn lại của ngăn xếp được kéo lên 1bit Không có OLD Lệnh tổ hợp giá trị của bit đầu tiên và thứ hai của ngăn xếp bằng phép tính logic và kết qủa ghi lại vào bit đầu tiên giá trị còn lại của ngăn xếp được kéo lên 1bit Không có LPS Lệnh logic sao chụp giá trị của các bit đầu tiên và thứ hai trong ngăn xếp giá trị còn lại của ngăn xếp bị đẩy xuống 1bit. Bit cuối cùng bị đẩy ra khỏi ngăn xếp Không có LRD Lệnh sao chép giá trị của bit thứ hai vào bit đầu tiên trong ngăn xếp các giá trị còn lại của ngăn xếp gữi nguên vị trí Khônh có LPP Lệnh kéo ngăn xếp lên 1 bit giá trị của bit sau được chuyển cho bit trước Không có a - Lệnh AND (A) và OR(O) Lệnh A và O phối hợp giá trị của một tiếp điểm n với giá trị bit đầu tiên trong ngăn xếp kết quả phép tính được đặt lại vào bit đầu tiên trong ngăn xếp giá trị của các bit còn lại trong ngăn xếp không bị thay đổi. B - Lệnh AND AD và OR O XORW XORD lệnh thực hiện các thuật toán logic And , or , exclusive or của đại số boolean trên 2 byte hoặc 4 byte. 4- Lệnh có tiếp điểm đặc biệt : Có thể dùng các lệnh có tiếp điểm đặc biệt để phát hiện trạng thái của xung (sườn xung) và đảo lại trạng thái của dòng cung cấp (giá trị của đỉnh ngăn xếp). LAD sử dụng các tiếp điểm đặc biệt để tác động vào dòng cung cấp các tiếp điểm đặc biệt, không có toán hạng riêng của chính chúng và vì thế phải đặt chúng vào vị trí phía trước của cuộn dây hộp đầu ra. Tiếp điểm chuyển tiếp dương /âm (các lệnh sườn trước sau) có nhu cầu về bộ nhớ bởi vậy đối với CPU 214 là 256 lệnh Q0.1 LAD STL I0.0 1 Net work1 Not LD I0.0 Not = Q0.1 I0.0 P Net work2 2 LD I0.0 Eu = Q0.2 I0.0 N Net work3 3 LD I0.0 Eu = Q0.3 Mô tả lệnh tiếp điểm đặc biệt trong LAD và STL Q Q0.2 Q0.2 5. Các lệnh điều khiển timer Timer là hệ tạo thời gian trễ giữa tín hiệu vào và tín hiệu ra nên trong điều khiển vẫn thường gọi là khâu trễ . S7 -200 có 128 timer (với CPU 214) được chia thành hai loại khác nhau. Timer tạo thời gian trễ không có nhớ (On Delay Timer ) ký hiệu TON. Timer tạo thời gian trễ có nhớ (Retentive on Delay Timer) ký hiệu TONR. Hai kiểu timer các S7 -200 (TON và TONR) phân biệt với nhau trong phản ứng của nó đối với trạng thái tin hiệu đầu vào . Cả hai kiểu TON và TONR cùng bắt đầu tạo thời gian trễ tín hiệu từ thời điểm có sườn lên ở tín hiệu đầu vào, tức là khi tín hiệu đầu vào chuyển trạng thái từ 0 lên 1 gọi là thời điểm timer được kích và không tính thời gian khi đầu vào có giá trị logic 0 mà thời gian trễ tín hiệu được đặt trước . Khi đầu vào có giá trị bằng 0. TON tự động reset còn TONR thì không tự động reset. Timer TON được dùng để tạo thời gian trễ trong một khoảng thời gian Timer TONR thời gian trẽ sẽ được tạo ra trong nhiều khoảng thời gian khác nhau. Timer TON và TONR bao gồm 3 loại với ba độ phân giải khác nhau độ phân giải 1ms, 10ms, 100ms. Thời gian trễ t được tạo ra chính là độ phân giải của bộ timer được chọn và giá trị đặt trước cho timer. Ví dụ : một bộ timer có độ phân giải bằng 10ms và giá trị đặt trước là 50ms thì thời gian trễ sẽ là t = 500ms Các loại timer của S7 -200 (đối với CPU 214) theo TON, TONR Lệnh độ phân giải Giá trị cực đại Cpu 214 ton 1ms 32,767s T32, T96 10ms 327,76s T33 I T36, T97 I T100 100ms 3276,6s T37 I T63, T101 I T127 tonr 1ms 32,767s To, T64 10ms 327,67s T1 IT4, T65 IT68 100ms 3267,7s T5 I T31, T64 I T95 Cú pháp khai báo sử dụng timer trong LAD, STL Lad Stl Toán hạng TON Txx IN PT TON Txx PT Txx CPU 32 I 63 (WORD) 96 I 127 PT : VW, T, IW, QW, MV . (WORD) SMW, AC, AIM VD. *AC, hằng số TONR Txx IN PT TONR - Txx - PT Txx CPU 0 I 31 (WORD) 64 I 95 PT : VW, T, C, IW, QW (WORD) MW SMW Chú ý : Khi sử dụng timer TONR giá trị tức thời được lưu lại và không bị thay đổi trong khoảng thời gian khi tín hỉệu đầu vào có logic 0 giá trị của bit không được nhớ mà hoàn toàn phụ thuộc vào kết quả so sánh giữa giá trị đếm tức thời và giá trị đặt trước. 6. Các lệnh điều khiển counter. Counter là bộ đếm hiện chức năng sườn xung trong S7 200 các bộ đếm của S7 -200 được chia làm hai loại bộ đếm tiến (CTU) và bộ đếm tiến và lùi (CTUD) . Bộ đếm tiến CTU đếm số sườn lên của tín hiệu logic đầu vào tức là đếm số lần thay đổi trạng thái từ logic 0 lên 1 của tín hiệu số sườn xung đếm được ghi vào thanh ghi 2byte của bộ đếm goị là thanh ghi C -WORD . Nội dung của C - WORD gọi là giá trị tức thời của bộ đếm luôn được so sánh với giá trị đếm tức thời bằng hoặc lớn hơn giá trị đặt này thì bộ đếm báo ra ngoài bằng cách đặt giá trị logic 1vào một bit đặc biệt của nó được gọi là C bit trường hợp giá trị đặt trước C bit có giá trị logic là 0 . Các bộ counter đều có chân nối với tín hiệu điều khiển xoá để thực hiện việc đặt lại chế độ khởi phát ban đầu (Reset) cho bộ đếm được ký hiệu bằng chữ R trong LAD hay được qui định trạng thái logic của bit bắt đầu tiên của ngăn xếp trong STL bộ đếm được reset khi tín hiệu bị xoá này có mức logic 1 hoặc khi lệnh R(reset) thực hiện với C bit. Khi bộ đếm được reset cả CWORD và C bit đều nhận giá trị 0 . Giá trị Tức thời C word CU Cbit PV R Hình 6-1 : Bộ đếm CTU của S7 -200 Bộ đếm CTUD đếm tiến khi gặp sườn lên của xung vào cổng đếm tiến ký hiệu là CU trong LAD hoặc bit thứ 3 của ngăn xếp trong STL và đếm lùi khi gặp sườn lên của xung vào cổng đếm lùi được ký hiệu là CD trong LAD hoặc bit thứ 2 của ngăn xếp trong STL. Khi đầu vào logic của chân xoá ký hiệu bằng R trong LAD hoặc bit thứ nhất của ngăn xếp trong STL có giá trị logic là 1 hoặc bằng lệnh reset với C bit của bộ đếm. CTUD có giá trị đếm tức thời đúng bằng giá trị đang đếm và được lưu trong thanh ghi 2byte C-Word của bộ đếm. Giá trị đếm tức thời luôn được so sánh với giá trị đặt trước PV của bộ đếm. Nếu giá trị đếm tức thời lớn hơn

Các file đính kèm theo tài liệu này:

DA0397.DOC

Tài liệu liên quan

Thực hành Hàn khí - Tập 1
82 trang | Lượt xem: 6629 | Lượt tải: 1
Báo cáo Thực tập công nghệ cơ khí tại công ty TNHH xây dựng công trình điện Đa Phúc
Lượt xem: 9912 | Lượt tải: 1
Thiết kế ổ lăn hộp giảm tốc
13 trang | Lượt xem: 7954 | Lượt tải: 2
Đề tài Nghiên cứu tuyến ống vận chuyển khí hai pha từ Nam Côn Sơn đến Dinh Cố
64 trang | Lượt xem: 3788 | Lượt tải: 1
Thiết kế máy lốc tôn profin “o” kích thước thay đổi từ 400 2000, bmax = 1000mm, t = 4 8 mm
90 trang | Lượt xem: 5364 | Lượt tải: 1
Đồ án Khảo sát hệ thống phun xăng điện tử động cơ 1FZ-FE
98 trang | Lượt xem: 3329 | Lượt tải: 1
Đồ án Môn học chi tiết máy Thiết kế bộ truyền bánh răng trụ cấp nhanh
77 trang | Lượt xem: 9345 | Lượt tải: 1
Phương pháp đo sai lệch về độ thẳng trong mặt phẳng chi tiết quang khi mài nghiền
8 trang | Lượt xem: 484 | Lượt tải: 1
Đề tài Thực trạng và một số giải pháp nâng cao hiệu quả kinh doanh của công ty dịch vụ hàng không sân bay
87 trang | Lượt xem: 1753 | Lượt tải: 1
Đồ án Thiết kế quy trình công nghệ gia công chi tiết thân động cơ 37-E
155 trang | Lượt xem: 2266 | Lượt tải: 1