Chương 3: Mạch Logic Tổ Hợp - TaiLieu.VN

Trang chủ » Các Bước Thiết Kế Mạch Logic Tổ Hợp » Chương 3: Mạch Logic Tổ Hợp - TaiLieu.VN

Có thể bạn quan tâm

OPTADS360 intTypePromotion=1 zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn tailieu.vn NÂNG CẤP Đăng Nhập | Đăng Ký Chủ đề »
  • Điện tử cơ bản
  • Máy biến áp
  • Điện tử điện lạnh
  • Linh kiện điện tử
  • Mạch điện tử
  • HOT
    • TL.01: Bộ Tiểu Luận Triết Học
    • FORM.08: Bộ 130+ Biểu Mẫu Thống Kê...
    • CEO.27: Bộ Tài Liệu Dành Cho StartUp...
    • CEO.29: Bộ Tài Liệu Hệ Thống Quản Trị...
    • FORM.04: Bộ 240+ Biểu Mẫu Chứng Từ Kế...
    • CMO.03: Bộ Tài Liệu Hệ Thống Quản Trị...
    • CEO.24: Bộ 240+ Tài Liệu Quản Trị Rủi...
    • LV.11: Bộ Luận Văn Tốt Nghiệp Chuyên...
    • FORM.07: Bộ 125+ Biểu Mẫu Báo Cáo...
    LV.26: Bộ 320 Luận Văn Thạc Sĩ Y Học
TUYỂN SINH YOMEDIA ADSENSE Trang Chủ » Kỹ Thuật - Công Nghệ » Điện - Điện tử Chương 3: Mạch logic tổ hợp

Chia sẻ: Lê Mạnh Cường | Ngày: | Loại File: PDF | Số trang:67

Thêm vào BST Báo xấu 483 lượt xem 30 download Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tín hiệu đầu ra của mạch tại thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp giá trị tín hiệu vào ở thời điểm đó. Mạch logic tổ hợp được xây dựng từ các mạch điện cổng logic.Mã hoá là việc sử dụng kí hiệu để biểu thị một đối tượng xác định hoặc một tín hiệu xác định nào đó

AMBIENT/ Chủ đề:
  • các mạch logic tổ hợp
  • bài giảng điện tử
  • Giáo trình vi xử lý
  • kỹ thuật điện điện tử
  • tài liệu điện tử viễn thông
  • bài giảng vi xử lý

Bình luận(0) Đăng nhập để gửi bình luận!

Đăng nhập để gửi bình luận! Lưu

Nội dung Text: Chương 3: Mạch logic tổ hợp

  1. Chương 3: Mạch logic tổ hợp I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic tổ hợp II. Bộ mã hóa III. Bộ giải mã IV. Bộ so sánh V. Bộ cộng VI. Bộ chọn kênh VII.Bộ nhớ Rom 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 1
  2. I. Đặc điểm cơ bản và phương pháp thiết kế mạch logic tổ hợp 1. Đặc điểm cơ bản – Tín hiệu đầu ra của mạch tại thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp giá trị tín hiệu vào ở thời điểm đó – Mạch logic tổ hợp được xây dựng từ các mạch điện cổng logic 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 2
  3. • Phương pháp biểu diễn – Hàm số logic – Bảng chân lí – Sơ đồ logic – Bảng Các-nô – Đồ thị dạng sóng theo thời gian 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 3
  4. 2. Phương pháp thiết kế mạch logic tổ hợp Xác định các biến vào ra và Phân tích yêu cầu quan hệ giữa chúng Dùng 0,1 để mô tả giá trị Lập bảng chân lí biến đầu ra theo biến vào Đơn giản hóa biểu thức Tối thiểu hóa logic dùng bìa Các-nô hoặc biến đổi Mô tả biểu thức tối giản Vẽ sơ đồ logic bằng các cổng logic 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 4
  5. II. Bộ mã hóa 1. Bộ mã hóa nhị phân 2. Bộ mã hóa nhị-thập phân 3. Bộ mã hóa ưu tiên 4. Một số mã thông dụng 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 5
  6. Khái niệm • Mã hoá là việc sử dụng kí hiệu để biểu thị một đối tượng xác định hoặc một tín hiệu xác định nào đó • Bộ mã hoá là mạch điện thực hiện thao tác mã hoá 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 6
  7. 1. Bộ mã hóa nhị phân • Bộ mã hoá nhị phân là mạch điện dùng n bit để mã hoá N 2n tín hiệu. • Thiết kế bộ mã hóa nhị phân 3 bit (n=3) -Inputs: 8 -Outputs: 3 - Tại mỗi thời điểm chỉ có một đầu vào tích cực - Giá trị tổ hợp bít nhị phân đầu ra (CBA) cho biết số thứ tự đầu vào tích cực VD: y2 tích cực =>CBA=(010)2=2 ,y5 tích cực => CBA=(101)2=5 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 7
  8. 1. Bộ mã hóa nhị phân C y4 y5 y6 y7 B y2 y3 y6 y7 A y1 y 3 y5 y7 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 8
  9. 2. Bộ mã hóa nhi-thập phân (Decimal-to-BCD Encoder) -Inputs: 10 -Outputs: 4 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 9
  10. 2. Bộ mã hóa nhi-thập phân 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 10
  11. 2. Bộ mã hóa nhi-thập phân 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 11
  12. 3.Bộ mã hóa ưu tiên • Các bộ mã hoá vừa xét , tại mỗi thời điểm chỉ có một biến vào duy nhất ở trạng thái tích cực. • Nhiều khi, cùng một lúc có thể có từ 2 biến vào trở lên ở trạng thái tích cực; =>Nên cần thiết phải có ưu tiên khi mã hoá. Biến vào nào có mức ưu tiên cao hơn được mã hoá trước. Bộ mã hoá như vậy được gọi là bộ mã hoá ưu tiên 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 12
  13. 3.Bộ mã hóa ưu tiên 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 13
  14. Ví dụ Keyboard Encoder 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 14
  15. 4. Một số mã thông dụng Hình 4.9. Bảng các loại mã nhị- thập phân thông dụng 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 15
  16. 4. Một số mã thông dụng Hình 4.10. Bảng mã Gray 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 16
  17. Bảng mã ASCII tiêu chuẩn 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 17 H×nh 4.11. B¶ng m· ASCII tiªu chuÈn
  18. III. Bộ giải mã 1. Bộ giải mã nhị phân 2. Bộ giải mã nhị - thập phân (BCD) 3. Bộ giải mã hiển thị ký tự 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 18
  19. Khái niệm • “A decoder is a digital circuit that detects the presence of a specified combination of bits (code) on its inputs and indicates the presence of that code by a specified output level. In its general form, a decoder has n input lines to handle n bits and from one to 2 n output lines to indicate the presence of one or more n -bit combinations.” 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 19
  20. 1. Bộ giải mã nhị phân • Xét bộ giải mã nhị phân n=3 bít – Inputs(3): C,B,A – Outputs(8): y0,y1,y2,y3,y4,y5,y6,y7 9/12/2010 3:09 PM Chương 4. Mạch logic tổ hợp 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí 65 tài liệu 2431 lượt tải

  • Bài Giảng Kỹ Thuật Số CHƯƠNG 3. MẠCH LOGIC TỔ HỢP

    pdf 29 p | 668 | 175

  • thiết kế logic mạch số, chương 3

    pdf 6 p | 451 | 137

  • Chương 4: Ngôn ngữ lập trình LADDER

    pdf 1 p | 500 | 118

  • Giáo trình điều khiển logic - CHƯƠNG 4 NGÔN NGỮ LẬP TRÌNH LADDER

    pdf 1 p | 500 | 111

  • GIÁO TRÌNH KỸ THUẬT PLD & ASIC - CHƯƠNG 3 THIẾT KẾ MẠCH LOGIC TỔ HỢP BẰNG VHDL

    pdf 11 p | 770 | 106

  • Ứng dụng Vi mạch số lập trình, chương 1

    pdf 5 p | 263 | 105

  • Ứng dụng Vi mạch số lập trình, chương 3

    pdf 7 p | 234 | 79

  • Giáo trình Thiết kế mạch logic số - Chương 3: Thiết kế các khối logic tổ hợp và tuần tự thường gặp

    pdf 54 p | 328 | 68

  • Bài giảng Thiết kế mạch logic và analog - ĐH CNTT và Truyền thông

    pdf 82 p | 177 | 46

  • Điện tử số - Chương 3

    pdf 15 p | 133 | 36

  • Giáo trình điện tử vi mạch - điện tử số: Phần 2

    pdf 47 p | 116 | 19

  • Bài giảng Mạch điện tử số - GV. Bùi Thị Mai Hoa

    pdf 102 p | 132 | 18

  • Đề cương chi tiết môn học điều khiển logic CHƯƠNG 4

    pdf 1 p | 218 | 12

  • Bài giảng môn Điện tử số - ThS. Trần Thúy Hà

    pdf 273 p | 38 | 7

  • Điều khiển logic và ứng dụng: Phần 1

    pdf 116 p | 10 | 5

  • Bài giảng Thiết kế mạch logic và analog – ĐH Công nghệ Thông tin & Truyền Thông

    pdf 82 p | 26 | 4

  • Bài giảng HDL & FPGA - Chương 3: Thiết kế số

    pdf 110 p | 9 | 1

Thêm tài liệu vào bộ sưu tập có sẵn: Đồng ý Thêm vào bộ sưu tập mới: *Tên bộ sưu tập Mô Tả: *Từ Khóa: Tạo mới Báo xấu
  • Hãy cho chúng tôi biết lý do bạn muốn thông báo. Chúng tôi sẽ khắc phục vấn đề này trong thời gian ngắn nhất.
  • Không hoạt động
  • Có nội dung khiêu dâm
  • Có nội dung chính trị, phản động.
  • Spam
  • Vi phạm bản quyền.
  • Nội dung không đúng tiêu đề.
Hoặc bạn có thể nhập những lý do khác vào ô bên dưới (100 ký tự): Vui lòng nhập mã xác nhận vào ô bên dưới. Nếu bạn không đọc được, hãy Chọn mã xác nhận khác.. Đồng ý LAVA AANETWORK THÔNG TIN
  • Về chúng tôi
  • Quy định bảo mật
  • Thỏa thuận sử dụng
  • Quy chế hoạt động
TRỢ GIÚP
  • Hướng dẫn sử dụng
  • Upload tài liệu
  • Hỏi và đáp
HỖ TRỢ KHÁCH HÀNG
  • Liên hệ
  • Hỗ trợ trực tuyến
  • Liên hệ quảng cáo
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

Đang xử lý... Đồng bộ tài khoản Login thành công! AMBIENT

Từ khóa » Các Bước Thiết Kế Mạch Logic Tổ Hợp