Hệ Thống Hướng Dẫn Giao Thông Dùng Vi Xử Lý 89C51

LỜI MỞ ĐẦU

Tiến bộ khoa học kỹ thuật đã từng bước đổi mới các phần tử khoa học kỹ thuật, các mạch điều khiển trong từng máy riêng lẽ cũng như trong công nghệ sản xuất hiện đại của nhiều lĩnh vực khác nhau.

Vì điều khiển - vi xử lý - ngày nay không chỉ bó hẹp trong lĩnh vực kỹ thuật công nghiệp mà còn có mặt trong hầu hết các lĩnh vực kỹ thuật khác nhau, khi chúng ta đang ngày càng phấn đấu xây dựng và hội nhập để bắt kịp sự phát triển như vũ bão mỗi ngày của thế giới trong lĩnh vực vi điều khiển. Từ những dây chuyền sản xuất lớn trong các nhà máy, đến các thiết bị văn phóng hay đồ gia dụng, những máy móc sản xuất hay các phương tiện học tập và giải trí…, đâu đâu ta cũng có thể thấy sự hiện hiện của vi điều khiển trong các thiết bị điện tử.

Với các bộ vi điều khiển bề ngoài trông có vẻ khá đơn giản, nhưng để vận hành chúng và sử dụng vi điều khiển vào những ứng dụng thực tiễn theo ý muốn của con người thì lại là một điều rất phức tạp, đòi hỏi phải có sự tìm hiểu lâu dài và không ngừng bổ sung thêm những kiến thức mới về vi điều khiển.

Trong một mạch vi điều khiển, giống như một hệ thống máy tính bao giờ đòi hỏi cũng phải có hai thành phần đó là phần cứng và phần mềm. Phần mềm hay còn gọi là các chương trình do người lập trình soạn thảo ra và được nạp vào các chip của vi mạch điều khiển, yếu tố con người luôn luôn là yếu tố chính quyết định sự thành công hay thất bại của một bộ vi điều khiển.

Việc tìm hiểu về vi điều khiển là điều mà học sinh, sinh viên ngành điện – điện tử phải hết sức quan tâm, vì đó chính là nhu cầu cần thiết và cấp bách của xã hội hiện nay. Xuất phát từ thực tiễn đó chúng em đã đi đến quyết định thiết kế và thi công Hệ thống hướng dẫn giao thông dùng vi xử lý 89C51, đây được xem như một bước đi nhỏ đầu tiên của chúng em khi muốn xâm nhập vào lĩnh vực vi điều khiển rộng lớn.

MỤC LỤC

Trang

PHẦN 1: NHẬN XÉT CỦA GIÁO VIÊN 3

I. NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN 4

II. NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN 5

PHẦN 2: LÝ THUYẾT 6

A.KHẢO SÁT VI ĐIỀU KHIỂN 89C51 7

1. GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MCS-51 (89C51) 7
2. KHẢO SÁT SƠ ĐỒ CHÂN 89C51, CHỨC NĂNG TỪNG CHÂN 10
3. CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN 13
4. HOẠT ĐỘNG TIMER CỦA 89C51 27

B.GIỚI THIỆU CÁC LINH KIỆN KHÁC TRONG MẠCH 37

1. IC 8255A 37
2. RAM 6264 44
3. IC 74HC373 46
4. IC 74HC138 48
5. IC 74LS247 50

PHẦN 3 : NGUYÊN LÝ HOẠT ĐỘNG, THIẾT KẾ,

THI CÔNG MẠCH 51

1. MẠCH HIỂN THỊ 52
2. MẠCH GIAO THÔNG 57
3. MẠCH NGUỒN 59
4. MẠCH RESET 59

PHẦN 4 : PHẦM MỀM

íKết luận 119

íTài liệu tham khảo 120

íSơ đồ nguyên lý mạch Hướng dẫn giao thông 121

KHẢO SÁT VI ĐIỀU KHIển 89C51

I. GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MCS-51 (89C51):

1. Giới thiệu họ MCS-51:

MCS-51 là họ IC vi điều khiển do hãng Intel sản xuất. Các IC tiêu biểu cho họ là 8051 và 8031. Các sản phẩm MCS-51 thích hợp cho những ứng dụng điều khiển. Việc xử lý trên Byte và các toán số học ở cấu trúc dữ liệu nhỏ được thực hiện bằng nhiều chế độ truy xuất dữ liệu nhanh trên RAM nội. Tập lệnh cung cấp một bảng tiện dụng của những lệnh số học 8 Bit gồm cả lệnh nhân và lệnh chia. Nó cung cấp những hổ trợ mở rộng trên Chip dùng cho những biến một Bit như là kiểu dữ liệu riêng biệt cho phép quản lý và kiểm tra Bit trực tiếp trong điều khiển và những hệ thống logic đòi hỏi xử lý luận lý.

89C51 là một vi điều khiển 8 Bit, chế tạo theo công nghệ CMOS chất lượng cao, công suất thấp với 4 KB EPROM (Flash Programmable and erasable read only memory). Thiết bị này được chế tạo bằng cách sử dụng bộ nhớ không bốc hơi mật độ cao của ATMEL và tương thích với chuẩn công nghiệp MCS-51 về tập lệnh và các chân ra. EPROM ON-CHIP cho phép bộ nhớ lập trình được lập trình trong hệ thống hoặc bởi một lập trình viên bình thường. Bằng cách kết hợp một CPU 8 Bit với một PEROM trên một Chip đơn, ATMEL AT89C51 là một vi điều khiển mạnh (có công suất lớn) mà nó cung ấp một sự linh động cao và giải pháp về giá cả đối với nhiều ứng dụng vi điều khiển.

AT89C51 cung cấp những đặc tính chuẩn như sau: 4 KB bộ nhớ chỉ đọc có thể xóa và lập trình nhanh (EPROM), 128 Byte RAM, 32 đường I/O, 2 TIMER/COUNTER 16 Bit, 5 vectơ ngắt có cấu trúc 2 mức ngắt, một Port nối tiếp bán song công, 1 mạch dao động tạo xung Clock và bộ dao động ON-CHIP. Thêm vào đó, AT89C51 được thiết kế với logic tĩnh cho hoạt động đến mức không tần số và hỗ trợ hai phần mềm có thể lựa chọn những chế độ tiết kiệm công suất, chế độ chờ (IDLE MODE) sẽ dừng CPU trong khi vẫn cho phép RAM, timer/counter, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ giảm công suất sẽ lưu nội dung RAM nhưng sẽ treo bộ dao động làm mất khả năng hoạt động của tất cả những chức năng khác cho đến khi Reset hệ thống.

Các đặc điểm của 89C51 được tóm tắt như sau:

• 4 KB bộ nhớ có thể lập trình lại nhanh, có khả năng tới 1000 chu kỳ ghi xoá.
• Tần số hoạt động từ: 0Hz đến 24 MHz.
• 3 mức khóa bộ nhớ lập trình.
• 2 bộ Timer/counter 16 Bit.
• 128 Byte RAM nội.
• 4 Port xuất /nhập I/O 8 bit.
• Giao tiếp nối tiếp.
• 64 KB vùng nhớ mã ngoài
• 64 KB vùng nhớ dữ liệu ngoại.
• Xử lý Boolean (hoạt động trên bit đơn).
• 210 vị trí nhớ có thể định vị bit.
• 4 ms cho hoạt động nhân hoặc chia.

2.Sơ đồ khối của AT89C51 được trình bày ở hình sau:

Hình A.I.1.Sơ đồ khối của 89C51

II. KHẢO SÁT SƠ ĐỒ CHÂN 89C51, CHỨC NĂNG TỪNG CHÂN:

1.Sơ đồ chân 89C51:

Hình A.II.1. Sơ đồ chân IC 89C51

2.Chức năng các chân của 89C51 :

- 89C51 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép (có nghĩa 1 chân có 2 chức năng), mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ.

a.Các Port:

r Port 0:

• Port 0 là port có 2 chức năng ở các chân 32 – 39 của 8951. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường I/O. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu.

r Port 1:

- Port 1 là port I/O trên các chân 1-8. Các chân được ký hiệu P1.0, P1.1, P1.2, … có thề dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài.

r Port 2:

- Port 2 là 1 port có tác dụng kép trên các chân 21- 28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng.

r Port 3:

- Port 3 là port có tác dụng kép trên các chân 10-17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8951 như ở bảng sau:

Bit	Tên	Chức năng chuyển đổi
P3.0	RXT	Ngõ vào dữ liệu nối tiếp.
P3.1	TXD	Ngõ xuất dữ liệu nối tiếp.
P3.2 P3.3 P3.4 P3.5 P3.6 P3.7	INT0\ INT1\ T0 T1 WR\ RD\	Ngõ vào ngắt cứng thứ 0. Ngõ vào ngắt cứng thứ 1. Ngõ vào củaTIMER/COUNTER thứ 0. Ngõ vào củaTIMER/COUNTER thứ 1. Tín hiệu ghi dữ liệu lên bộ nhớ ngoài. Tín hiệu đọc bộ nhớ dữ liệu ngoài.

b. Các ngõ tín hiệu điều khiển:

r Ngõ tín hiệu PSEN (Program store enable):

- PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân 0E\ (output enable) của Eprom cho phép đọc các byte mã lệnh.

- PSEN ở mức thấp trong thời gian Microcontroller 89C51 lấy lệnh. Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 89C51 để giải mã lệnh. Khi 89C51 thi hành chương trình trong ROM nội PSEN sẽ ở mức logic 1.

r Ngõ tín hiệu điều khiển ALE (Address Latch Enable):

- Khi 89C51 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ. Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC chốt.

- Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động.

Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống. Chân ALE được dùng làm ngõ vào xung lập trình cho Eprom trong 8951.

r Ngõ tín hiệu EA\(External Access) :

- Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hoặc mức 0. Nếu ở mức 1, 89C51 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp 8 Kbyte. Nếu ở mức 0, 89C51 sẽ thi hành chương trình từ bộ nhớ mở rộng. Chân EA\ được lấy làm chân cấp nguồn 21V khi lập trình cho Eprom trong 89C51.

r Ngõ tín hiệu RST (Reset):

-Ngõ vào RST ở chân 9 là ngõ vào Reset của 89C51. Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện mạch tự động Reset.

r Các ngõ vào bộ giao động X1,X2:

-Bộ dao động được được tích hợp bên trong 89C51, khi sử dụng 89C51 người thiết kế chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ. Tần số thạch anh thường sử dụng cho 8951 là 12Mhz.

r Chân 40 (Vcc) được nối lên nguồn 5V.

III. CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN

1. Tổ chức bộ nhớ:

Hình A.III.1.Bảng tóm tắt các vùng nhớ 8951

Bản đồ bộ nhớ Data trên Chip như sau:

Địa chỉ byte	Địa chỉ byte
		Địa chỉ bit	Địa chỉ bit

7F	FF
F0	F7	F6	F5	F4	F3	F2	F1	F0	B
RAM đa dụng
E0	E7	E6	E5	E4	E3	E2	E1	E0	ACC
D0	D7	D6	D5	D4	D3	D2	D1	D0	PSW
30	B8	-	-	-	BC	BB	BA	B9	B8	IP
2F	7F	7E	7D	7C	7B	7A	79	78
2E	77	76	75	74	73	72	71	70	B0	B7	B6	B5	B4	B3	B2	B1	B0	P.3
2D	6F	6E	6D	6C	6B	6A	69	68
2C	67	66	65	64	63	62	61	60	A8	AF	AC	AB	AA	A9	A8	IE
2B	5F	5E	5D	5C	5B	5A	59	58
2A	57	56	55	54	53	52	51	50	A0	A7	A6	A5	A4	A3	A2	A1	A0	P2
29	4F	4E	4D	4C	4B	4A	49	48
28	47	46	45	44	43	42	41	40	99	không được địa chỉ hoá bit								SBUF
27	3F	3E	3D	3C	3B	3A	39	38	98	9F	9E	9D	9C	9B	9A	99	98	SCON
26	37	36	35	34	33	32	31	30
25	2F	2E	2D	2C	2B	2A	29	28	90	97	96	95	94	93	92	91	90	P1
24	27	26	25	24	23	22	21	20
23	1F	1E	1D	1C	1B	1A	19	18	8D	không được địa chỉ hoá bit								TH1
22	17	16	15	14	13	12	11	10	8C	không được địa chỉ hoá bit								TH0
21	0F	0E	0D	0C	0B	0A	09	08	8B	không được địa chỉ hoá bit								TL1
20	07	06	05	04	03	02	01	00	8A	không được địa chỉ hoá bit								TL0
1F	Bank 3								89	không được địa chỉ hoá bit								TMOD
18	88	8F	8E	8D	8C	8B	8A	89	88	TCON
17	Bank 2								87	không được địa chỉ hoá bit								PCON
10
0F	Bank 1								83	không được địa chỉ hoá bit								DPH
08	82	không được địa chỉ hoá bit								DPL
07	Bank thanh ghi 0								81	không được địa chỉ hoá bit								SP
00	(mặc định cho R0 -R7)								80	87	86	85	84	83	82	81	80	P0

RAM CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

- Bộ nhớ trong 89C51 bao gồm ROM và RAM. RAM trong 89C51 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt.

- 89C51 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Chương trình và dữ liệu có thể chứa bên trong 89C51 nhưng 89C51 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu.

Hai đặc tính cần chú ý là:

u Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác.

u Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ Microprocontroller khác.

RAM bên trong 89C51 được phân chia như sau:

u Các bank thanh ghi có địa chỉ từ 00H đến 1FH.

u RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH.

u RAM đa dụng từ 30H đến 7FH.

u Các thanh ghi chức năng đặc biệt từ 80H đến FFH.

r RAM đa dụng:

- Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác).

- Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp.

18. RAM có thể truy xuất từng bit:

- 8951 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte có chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt.

- Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller xử lý chung. Các bít có thể được đặt, xóa, AND, OR, …, với 1 lệnh đơn. Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc– sửa- ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bít.

- 128 bit truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng.

1 Các bank thanh ghi:

- 32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh 8951 hỗ trợ 8 thanh ghi có tên là R0 đến R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H đến 07H.

- Các lệnh dùng các thanh ghi RO đến R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.

- Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi RO đến R7 đề chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.

2. Các thanh ghi có chức năng đặc biệt (SFR):

- Các thanh ghi nội của 89C51 được truy xuất ngầm định bởi bộ lệnh.

- Các thanh ghi trong 89C51 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ điếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp). Cũng như R0 đến R7, 8951 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H đến FFH.

Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21 thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ.

- Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng đặc biệt SFR có thể địa chỉ hóa từng bit hoặc byte.

• Thanh ghi trạng thái chương trình (PSW: Program Status Word):

Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

BIT	SYMBOL	ADDRESS	DESCRIPTION
PSW.7	CY	D7H	Cary Flag
PSW.6	AC	D6H	Auxiliary Cary Flag
PSW.5	F0	D5H	Flag 0
PSW4	RS1	D4H	Register Bank Select 1
PSW.3	RS0	D3H	Register Bank Select 0
00=Bank 0; address 00H¸07H
01=Bank 1; address 08H¸0FH
10=Bank 2; address 10H¸17H
11=Bank 3; address 18H¸1FH
PSW.2	OV	D2H	Overlow Flag
PSW.1	-	D1H	Reserved
PSW.0	P	DOH	Even Parity Flag

Chức năng từng bit trạng thái chương trình

• Cờ Carry CY (Carry Flag):

- Cờ nhớ có tác dụng kép. Thông thường nó được dùng cho các lệnh toán học: C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C= 0 nếu phép toán cộng không tràn và phép trừ không có mượn.

• Cờ Carry phụ AC (Auxiliary Carry Flag):

- Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH¸ 0FH. Ngược lại AC= 0

• Cờ 0 (Flag 0):

Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng.

• Những bit chọn bank thanh ghi truy xuất:

- RS1 và RS0 quyết định dãy thanh ghi tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bởi phần mềm khi cần thiết.

• Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank 0, Bank1, Bank2, Bank3.

RS1	RS0	BANK
0	0	0
0	1	1
1	0	2
1	1	3

• Cờ tràn OV (Over Flag):

- Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không có dấu được cộng bit OV được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn –128 thì bit OV = 1.

Bit Parity (P):

- Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẵn với thanh ghi A. Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn. Ví dụ A chứa 10101101B thì bit P set lên một để tổng số bit 1 trong A và P tạo thành số chẵn.

- Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.

• Thanh ghi B :

- Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia. Lệnh MUL AB Ü sẽ nhận những giá trị không dấu 8 bit trong hai thanh ghi A và B, rồi trả về kết quả 16 bit trong A (byte cao) và B (byte thấp). Lệnh DIV AB Ü lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B.

- Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích. Nó là những bit định vị thông qua những địa chỉ từ F0H¸F7H.

• Con trỏ Ngăn xếp SP (Stack Pointer):

- Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP). Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 89C51.

- Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng:

MOV SP, #5F

- Với lệnh trên thì ngăn xếp của 8951 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sỡ dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 60H trước khi cất byte dữ liệu.

- Khi Reset 8951, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì bank thanh ghi 1 có thể cả 2 và 3 sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con …

• Con trỏ dữ liệu DPTR (Data Pointer) :

- Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

MOV A , #55H

MOV DPTR, #1000H

MOV @DPTR, A

- Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A. Lệnh thứ hai dùng để nạp địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR. Lệnh thứ ba sẽ di chuyển nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H)

· Các thanh ghi Port (Port Register):

Các Port của 89C51 bao gồm Port0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, Port2 ở địa chỉ A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp.

• Các thanh ghi Timer (Timer Register):

89C51 có chứa hai bộ định thời/bộ đếm16 bit được dùng cho việc định thời được đếm sự kiện. Timer0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0: byte cao). Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao). Việc khởi động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.

• Các thanh ghi Port nối tiếp (Serial Port Register):

89C51 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi đệm dử liệu nối tiếp (SBUF) ở địa chỉ 99H sẽdữ cảhai dữ liệu truyền và dữ liệu nhập. Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H.

• Các thanh ghi ngắt (Interrupt Register):
• 89C51 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việt ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai được địa chỉ hóa từng bit.

• Thanh ghi điều khiển nguồn PCON (Power Control Register):

Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển. Thanh ghi PCON được tóm tắt như sau:

• Bit 7 (SMOD): Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set.
• Bit 6, 5, 4: Không có địa chỉ.
• Bit 3 (GF1) : Bit cờ đa năng 1.
• Bit 2 (GF0) : Bit cờ đa năng 2 .
• Bit 1 * (PD) : Set để khởi động mode Power Down và thoát để reset.
• Bit 0 (IDL): Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset.

Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS.

3. Bộ nhớ ngoài (external memory):

- 89C51 có khả năng mở rông bộ nhớ lên đến 64K byte bộ nhớ chương trình và 64k byte bộ nhớ dữ liệu ngoài. Do đó có thể dùng thêm RAM và ROM nếu cần.

- Khi dùng bộ nhớ ngoài, Port0 không còn chức năng I/O nữa. Nó được kết hợp giữa bus địa chỉ (A0-A7) và bus dữ liệu (D0-D7) với tín hiệu ALE để chốt byte của bus địa chỉ chỉ khi bắt đầu mỗi chu kỳ bộ nhớ. Port được cho là byte cao của bus địa chỉ.

• Truy xuất bộ nhớ mã ngoài (Acessing External Code Memory):

• Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín

hiệu PSEN\. Sự kết nối phần cứng của bộ nhớ EPROM như hình sau:

Hình A.III.2. Sự kết nối phần cứng của bộ nhớ EPROM

- Trong một chu kỳ máy tiêu biểu, tín hiệu ALE tích cực 2 lần. Lần thứ nhất cho phép 74HC373 mở cổng chốt địa chỉ byte thấp, khi ALE xuống 0 thì byte thấp và byte cao của bộ đếm chương trình đều có nhưng EPROM chưa xuất vì PSEN\ chưa tích cực, khi tín hiệu lên một trở lại thì Port 0 đã có dữ liệu là Opcode. ALE tích cực lần thứ hai được giải thích tương tự và byte 2 được đọc từ bộ nhớ chương trình. Nếu lệnh đang hiện hành là lệnh 1 byte thì CPU chỉ đọc Opcode, còn byte thứ hai bỏ đi.

• Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory):

- Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR. Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR). Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệu ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ.

- Các RAM có thể giao tiếp với 8951 tương tự cách thức như EPROM ngoại trừ chân RD\ của 8951 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 8951 nối với chânWE \của RAM. Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM.

Hình A.III.3. Truy xuất bộ nhớ dữ liệu ngoài, giao tiếp với 1K RAM Sự giải mã địa chỉ (Address Decoding):

- Sự giải mã địa chỉ là một yêu cầu tất yếu để chọn EPROM, RAM, 8279, … Sự giải mã địa chỉ đối với 8951 để chọn các vùng nhớ ngoài như các vi điều khiển. Nếu các con EPROM hoặc RAM 8K được dùng thì các bus địa chỉ phải được giải mã để chọn các IC nhớ nằm trong phạm vi giới hạn 8K: 0000H¸1FFFH, 2000H¸3FFFH, …

- Một cách cụ thể, IC giải mã 74HC138 được dùng với những ngõ ra của nó được nối với những ngõ vào chọn Chip CS (Chip Select) trên những IC nhớ EPROM, RAM, … Hình sau đây cho phép kết nối nhiều EPROM và RAM.

Hình A.III.4. Address Decoding (Giải mã địa chỉ)

• Sự đè lên nhau của các vùng nhớ dữ liệu ngoài:

-Vì bộ nhớ chương trình là ROM, nên nảy sinh một vấn đề bất tiện khi phát triển phần mềm cho vi điều khiển. Một nhược điểm chung của 89C51 là các vùng nhớ dữ liệu ngoài nằm đè lên nhau, vì tín hiệu PSEN\ được dùng để đọc bộ nhớ mã ngoài và tín hiệu RD\ được dùng để đọc bộ nhớ dữ liệu, nên một bộ nhớ RAM có thể chứa cả chương trình và dữ liệu bằng cách nối đường OE\ của RAM đến ngõ ra một cổng AND có hai ngõ vào PSEN\ và RD\. Sơ đồ mạch như hình sau cho phép cho phép bộ nhớ RAM có hai chức năng vừa là bộ nhớ chương trình vừa là bộ nhớ dữ liệu:

Hình A.III.5. Overlapping the External code and data space

- Vậy một chương trình có thể được tải vào RAM bằng cách xem nó như bộ nhớ dữ liệu và thi hành chương trình bằng cách xem nó như bộ nhớ chương trình.

í Hoạt động Reset:

- 8951 có ngõ vào reset RST tác động ở mức cao trong khoảng thời gian 2 chu kỳ xung máy, sau đó xuống mức thấp để 8951 bắt đầu làm việc. RST có thể kích bằng tay bằng một phím nhấn thường hở, sơ đồ mạch reset như hình vẽ sau.

Trạng thái của tất cả các thanh ghi trong 8951 sau khi reset hệ thống được tóm tắt như sau:

Thanh ghi	Nội dung
Đếm chương trình PC Thanh ghi tích lũyA Thanh ghi B Thanh ghi thái PSW SP DPRT Port 0 đến port 3 IP IE Các thanh ghi định thời SCON SBUF PCON (HMOS) PCON (CMOS)	0000H 00H 00H 00H 07H 0000H FFH XXX0 0000 B 0X0X 0000 B 00H 00H 00H 0XXX XXXXH 0XXX 0000 B

- Thanh ghi quan trọng nhất là thanh ghi bộ đếm chương trình PC được reset tại địa chỉ 0000H. Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại địa chỉ 0000H của bộ nhớ chương trình. Nội dung của RAM trên chip không bị thay đổi bởi tác động của ngõ vào reset.

IV. HOẠT ĐỘNG TIMER CỦA 89C51:

1. Giới Thiệu:

- Bộ định thời của Timer là một chuỗi các Flip Flop được chia làm 2, nó nhận tín hiệu vào là một nguồn xung clock, xung clock được đưa vào Flip Flop thứ nhất là xung clock của Flip Flop thứ hai mà nó cũng chia tần số clock này cho 2 và cứ tiếp tục.

• Vì mỗi tầng kế tiếp chia cho 2, nên Timer n tầng phải chia tần số clock ngõ vào cho 2n. Ngõ ra của tầng cuối cùng là clock của Flip Flop tràn Timer hoặc cờ mà nó kiểm tra bởi phần mềm hoặc sinh ra ngắt. Giá trị nhị phân trong các FF của bộ Timer có thể được nghỉ như đếm xung clock hoặc các sự kiện quan trọng bởi vì Timer được khởi động. Ví dụ Timer 16 bit có thể đếm đến từ FFFFH sang 0000H.
• Hoạt động của Timer đơn giản 3 bit được minh họa như sau:

Hình A.III.5. Một bộ định thời 3 bit, sơ đồ logic và giản đồ thời gian

- Trong hình trên mỗi tầng là một FF loại D phủ định tác động cạnh xuống được hoạt động ở mode chia cho 2 (ngõ ra Q\ được nối vào D). FF cờ là một bộ chốt đơn giản loại D được set bởi tầng cuối cùng trong Timer. Trong biểu đồ thời gian, tầng đầu đổi trạng thái ở ½ tần số clock, tầng thứ hai đổi trạng thái ở tần số ¼ tần số clock … Số đếm được biết ở dạng thập phân và được kiểm tra lại dễ dàng bởi việc kiểm tra các tầng của 3 FF. Ví dụ số đếm “4” xuất hiện khi Q2=1, Q1=0, Q0=0 (410=1002).

- Các Timer được ứng dụng thực tế cho các hoạt động định hướng. 8951 có 2 bộ Timer 16 bit, mỗi Timer có 4 mode hoạt động. Các Timer dùng để đếm giờ, đếm các sự kiện cần thiết và sự sinh ra tốc độ của tốc độ Baud bởi sự gắn liền Port nối tiếp.

- Mỗi sự định thời là một Timer 16 bit, do đó tầng cuối cùng là tầng thứ 16 sẽ chia tần số clock vào cho 216 = 65.536.

- Trong các ứng dụng định thời, 1 Timer được lập trình để tràn ở một khoảng thời gian đều đặn và được set cờ tràn Timer. Cờ được dùng để đồng bộ chương trình để thực hiện một hoạt động như việc đưa tới 1 tầng các ngõ vào hoặc gởi dữ liệu đếm ngõ ra. Các ứng dụng khác có sử dụng việc ghi giờ đều đều của Timer để đo thời gian đã trôi qua hai trạng thái (ví dụ đo độ rộng xung).Việc đếm một sự kiện được dùng để xác định số lần xuất hiện của sự kiện đó, tức thời gian trôi qua giữa các sự kiện.

- Các Timer của 8951 được truy xuất bởi việc dùng 6 thanh ghi chức năng đặc biệt như sau:

Timer SFR	Purpose	Address	Bit-Addressable
TCON	Control	88H	YES
TMOD	Mode	89H	NO
TL0	Timer 0 low-byte	8AH	NO
TL1	Timer 1 low-byte	8BH	NO
TH0	Timer 0 high-byte	8CH	NO
TH1	Timer 1 high-byte	8DH	NO

2. Thanh ghi mode timer TMOD (TIMER MODE REGITER):

- Thanh ghi mode gồm hai nhóm 4 bit là: 4 bit thấp đặt mode hoạt động cho Timer 0 và 4 bit cao đặt mode hoạt động cho Timer 1. 8 bit của thanh ghi TMOD được tóm tắt như sau:

Bit	Name	Timer	Description
7	GATE	1	Khi GATE = 1, Timer chỉ làm việc khi INT1=1
6	C/T	1	Bit cho đếm sự kiện hay ghi giờ
C/T = 1 : Đếm sự kiện
C/T = 0 : Ghi giờ đều đặn
5	M1	1	Bit chọn mode của Timer 1
4	M0	1	Bit chọn mode của Timer 1
3	GATE	0	Bit cổng của Timer 0
2	C/T	0	Bit chọn Counter/Timer của Timer 0
1	M1	0	Bit chọn mode của Timer 0
0	M0	0	Bit chọn mode của Timer 0

Hai bit M0 và M1 của TMOD để chọn mode cho Timer 0 hoặc Timer 1.

M1	M0	MODE	DESCRIPTION
0	0	0	Mode Timer 13 bit (mode 8048)
0	1	1	Mode Timer 16 bit
1	0	2	Mode tự động nạp 8 bit
1	1	3	Mode Timer tách ra : Timer 0 : TL0 là Timer 8 bit được điều khiển bởi các bit của Timer 0. TH0 tương tự nhưng được điều khiển bởi các bit của mode Timer 1. Timer 1 : Được ngừng lại.

- TMOD không có bit định vị, nó thường được LOAD một lần bởi phần mềm ở đầu chương trình để khởi động mode Timer. Sau đó sự định giờ có thể dừng lại, được khởi động lại như thế bởi sự truy xuất các thanh ghi chức năng đặc biệt của Timer khác.

3. Thanh ghi điều khiển timer TCON (TIMER CONTROL REGISTER) :

• Thanh ghi điều khiển bao gồm các bit trạng thái và các bit điều khiển bởi Timer 0 và Timer 1. Thanh ghi TCON có bit định vị. Hoạt động của từng bit được tóm tắt như sau:

Bit	Symbol	Bit Address	Description
TCON.7	TF1	8FH	Cờ tràn Timer 1 được set bởi phần cứng ở sự tràn, được xóabởi phần mềm hoặc bởi phần cứng khi các vectơxử lý đến thủ tục phục vụ ngắt ISR
TCON.6	TR1	8EH	Bit điều khiển chạy Timer 1 được set hoặc xóa bởi phần mềm để chạy hoặc ngưng chạy Timer.
TCON.5	TF0	8DH	Cờ tràn Timer 0(hoạt động tương tự TF1)
TCON.4	TR0	8CH	Bit điều khiển chạy Timer 0 (giống TR1)
TCON.3	IE1	8BH	Cờ kiểu ngắt 1 ngoài. Khi cạnh xuống xuất hiện trên INT1 thì IE1 được xóa bởi phần mềm hoặc phần cứng khi CPU định hướng đến thủ tục phục vụ ngắt ngoài.
TCON.2	IT1	8AH	Cờ kiểu ngắt 1 ngoài được set hoặc xóa bằng phấn mềm bởi cạnh kích hoạt bởi sự ngắt ngoài.
TCON.1	IE0	89H	Cờ cạnh ngắt 0 ngoài
TCON	IT0	88H	Cờ kiểu ngắt 0 ngoài.

4. Các mode và cờ tràn (TIMER MODES AND OVERFLOW) :

- 8951 có 2 Timer là Timer 0 và timer 1. Ta dùng ký hiệu TLx và Thx để chỉ 2 thanh ghi byte thấp và byte cao của Timer 0 hoặc Tmer 1.

4.1. Mode Timer 13 bit (MODE 0) :

- Mode 0 là mode Timer 13 bit, trong đó byte cao của Timer (Thx) được đặt thấp và 5 bit trọng số thấp nhất của byte thấp Timer (TLx) đặt cao để hợp thành Timer 13 bit. 3 bit cao của TLx không dùng.

4.2. Mode Timer 16 bit (MODE 1):

Hình 1.10 : Clock Source.

5.1 Sự bấm giờ bên trong (Interval Timing):

- Nếu bit C/T = 0 thì hoạt động của Timer liên tục được chọn vào bộ Timer được ghi giờ từ dao động trên Chip. Một bộ chia 12 được thêm vào để giảm tần số clock đến 1 giá trị phù hợp với các ứng dụng. Các thanh ghi TLx và THx tăng ở tốc độ 1/12 lần tần số dao động trên Chip. Nếu dùng thạch anh 12MHz thì sẽ đưa đến tốc độ clock 1MHz.

- Các sự tràn Timer sinh ra sau một con số cố định của những xung clock, nó phụ thuộc vào giá trị khởi tạo được LOAD vào các thanh ghi THx và TLx.

5.2 Sự đếm các sự kiện (Event Counting):

- Nếu bit C/T = 1 thì bộ Timer được ghi giờ từ nguồn bên ngoài trong nhiều ứng dụng, nguồn bên ngoài này cung cấp 1 sự định giờ với 1 xung trên sự xảy ra của sự kiện. Sự định giờ là sự đếm sự kiện. Con số sự kiện được xác định trong phần mềm bởi việc đọc các thanh ghi Timer. Tlx/THx, bởi vì giá trị 16 bit trong các thanh này tăng lên cho mỗi sự kiện.

- Nguồn xung clock bên ngoài đưa vào chân P3.4 là ngõ nhập của xung clock bởi Timer 0 (T0) và P3.5 là ngõ nhập của xung clock bởi Timer 1 (T1).

- Trong các ứng dụng đếm các thanh ghi Timer được tăng trong đáp ứng của sự chuyển trạng thái từ 1 sang 0 ở ngõ nhập Tx. Ngõ nhập bên ngoài được thử trong suốt S5P2 của mọi chu kỳ máy: Do đó khi ngõ nhập đưa tới mức cao trong một chu kỳ và mức thấp trong một chu kỳ kế tiếp thì bộ đếm tăng lên một. Giá trị mới xuất hiện trong các thanh ghi Timer trong suốt S5P1 của chu kỳ theo sau một sự chuyển đổi. Bởi vì nó chiếm 2 chu kỳ máy (2ms) để nhận ra sự chuyển đổi từ 1 sang 0, nên tần số bên ngoài lớn nhất là 500KHz nếu dao động thạch anh 12 MHz.

6. Sự bắt đầu, kết thúc và sự điều khiển các timer (STARTING, STOPPING AND CONTROLLING THE TIMER):

- Bit TRx trong thanh ghi có bit định vị TCON được điều khiển bởi phần mềm để bắt đầu hoặc kết thúc các Timer. Để bắt đầu các Timer ta set bit TRx và để kết thúc Timer ta Clear TRx. Ví dụ Timer 0 được bắt đầu bởi lệnh SETB TR0 và được kết thúc bởi lệnh CLR TR0 (bit Gate= 0). Bit TRx bị xóa sau sự reset hệ thống, do đó các Timer bị cấm bằng sự mặc định.

- Thêm phương pháp nữa để điều khiển các Timer là dùng bit GATE trong thanh ghi TMOD và ngõ nhập bên ngoài INTx. Điều này được dùng để đo các độ rộng xung. Giả sử xung đưa vào chân INT0 ta khởi động Timer 0 cho mode 1 là mode Timer 16 bit với TL0/TH0 = 0000H, GATE = 1, TR0 = 1. Như vậy khi INT0 = 1 thì Timer “được mở cổng” và ghi giờ với tốc độ của tần số 1MHz. Khi INT0 xuống thấp thì Timer “đóng cổng” và khoảng thời gian của xung tính bằng ms là sự đếm được trong thanh ghi TL0/TH0.

(Timer Operating Mode 1.)

7. Sự khởi động và truy xuất các thanh ghi timer:

- Các Timer được khởi động 1 lần ở đầu chương trình để đặt mode hoạt động cho chúng. Sau đó trong chương trình các Timer được bắt đầu, được xóa, các thanh ghi Timer được đọc và cập nhật . . . theo yêu cầu của từng ứng dụng cụ thể.

• Mode Timer TMOD là thanh ghi đầu tiên được khởi gán, bởi vì đặt mode hoạt động cho các Timer. Ví dụ khởi động cho Timer 1 hoạt động ở mode 1 (mode Timer 16bit) và được ghi giờ bằng dao động trên Chip ta dùng lệnh: MOV TMOD,# 00001000B.
• Trong lệnh này M1 = 0, M0 = 1 để vào mode 1 và C/T = 0, GATE=0 để cho phép ghi giờ bên trong đồng thời xóa các bit mode của Timer 0. Sau lệnh trên Timer vẫn chưa đếm giờ, nó chỉ bắt đầu đếm giờ khi set bit điều khiển chạy TR1 của nó.

- Nếu ta không khởi gán giá trị đầu cho các thanh ghi TLx/THx thì Timer sẽ bắt đầu đếm từ 0000H lên và khi tràn từ FFFFH sang 0000H nó sẽ bắt đầu tràn TFx rồi tiếp tục đếm từ 0000H lên tiếp . . .

- Nếu ta khởi gán giá trị đầu cho TLx/THx, thì Timer sẽ bắt đầu đếm từ giá trị khởi gán đó lên nhưng khi tràn từ FFFFH sang 0000H lại đếm từ 0000H lên.

- Chú ý rằng cờ tràn TFx tự động được set bởi phần cứng sau mỗi sự tràn và sẽ được xóa bởi phần mềm. Chính vì vậy ta có thể lập trình chờ sau mỗi lần tràn ta sẽ xóa cờ TFx và quay vòng lặp khởi gán cho TLx/THx để Timer luôn luôn bắt đầu đếm từ giá trị khởi gán lên theo ý ta mong muốn.

- Đặc biệt những sự khởi gán nhỏ hơn 256 ms, ta sẽ gọi mode Timer tự động nạp 8 bit của mode 2. Sau khi khởi gán giá trị đầu vào THx, khi set bit TRx thì Timer sẽ bắt đầu đếm giá trị khởi gán và khi tràn từ FFH sang 00H trong TLx, cờ TFx tự động được set đồng thời giá trị khởi gán mà ta khởi gán cho Thx được nạp tự động vào TLx và Timer lại được đếm từ giá trị khởi gán này lên. Nói cách khác, sau mỗi tràn ta không cần khởi gán lại cho các thanh ghi Timer mà chúng vẫn đếm được lại từ giá trị ban đầu.

8. Sự đọc thanh ghi timer trên tuyến:

- Trong một số ứng dụng cần thiết đọc giá trị trong các thanh ghi Timer trên tuyến, có một vấn đề tiềm năng đơn giản để bảo vệ lại phần mềm. Bởi vì 2 thanh ghi Timer phải được đọc, nên “lỗi giai đoạn” có thể xuất hiện nếu byte tràn và byte cao giữa 2 hoạt động đọc. Một giải pháp để khắc phục là đọc byte cao trước, sau đó đọc byte thấp, và đọc lại byte cao: Nếu byte cao thay đổi thì lặp lại các hoạt động đọc.

2. GIỚI THIỆU CÁC LINH KIỆN KHÁC TRONG MẠCH

I. IC 8255A:

1. Cấu trúc phần cứng của 8255A:

8255A là IC ngoại vi được chế tạo theo công nghệ LSI dùng để giao tiếp song song giữa Microprocessor và thiết bị điều khiển bên ngoài.

8255A giao tiếp với Microprocessor thông qua 3 bus: bus dữ liệu bit D7 – D0 bus địa chỉ A1 A0 , bus điều khiển RD\, WR\, CS\, Reset.

Mã lệnh, thông tin trạng thái và dữ liệu đều được truyền trên 8 đường dữ liệu D7 – D0. Microprocessor gửi dữ liệu đến 8255A hoặc Microprocessor đọc dữ liệu từ 8255A tùy thuộc vào lệnh điều khiển. Các đường tín hiệu RD\,WR\, của 8255A được kết nối với các đường RD\, WR\ của Microprocessor.

Tín hiệu Reset dùng để khởi động 8255A khi được cấp điện, khi bị Reset các thanh ghi bên trong của 8255A đều bị xóa và 8255A ở trạng thái sẵn sàng làm việc. Khi giao tiếp với Microprocessor, ngõ vào tín hiệu Reset này được kết nối tín hiệu Reset Out của Microprocessor.

Tín hiệu Chip Select CS\ dùng để lựa chọn 8255A khi Microprocrssor, giao tiếp với nhiều 8255A.

8255A có 3 port xuất nhập (I/O) có tên là port A, port B, port C, mỗi port 8 bit. Port A gồm PA0 – PA7, Port B gồm PB0 – PB7, port C gồm PC0 – PC7. Các port này có thể là các port Input hay Output tùy thuộc vào lê(nh điều khiển, lệnh điều khiển do Microprocrssor gửi đến chứa trong thanh ghi lệnh (còn gọi là thanh ghi điều khiển) để điều khiển 8255A.

Các đường địa chỉ A1A0 của 8255A dùng để lựa chọn các port và thanh ghi. A1A0 = 002 dùng để chọn port A, A1A0 = 012 dùng để chọn port B, A1A0 = 102 dùng để chọn port C, A1A0 = 112 dùng để chọn thanh ghi điều khiển.

Trong sơ đồ khối của 8255A, các port I/O của 8255A chia ra làm hai nhóm: nhóm A gồm port A và 4 bit cao của port C, nhóm B gồm port B và 4 bit thấp của port C. Để sử dụng các port của 8255A người lập trình phải gửi từ điều khiển ra thanh ghi điều khiển để 8255A định cấu hình cho các port đúng theo yêu cầu mà người lập trình mong muốn.

Hình B.I.1. Sơ đồ khối 8255A

8255A BASIC OPERATION

A1	A0	RD\	WR\	CS\	INPUT OPRATION (READ)
0	0	0	1	0	PORT A – DATA BUS
0	1	0	1	0	PORT B – DATA BUS
1	0	0	1	0	PORT C – DATA BUS
OUT OPERRATION (WRITE)
0	0	1	0	0	DATA BUS – PORT A
0	1	1	0	0	DATA BUS – PORT B
1	0	1	0	0	DATA BUS – PORT C
1	1	1	0	0	DATA BUS – CONTROL
DISABLE FUNCTION
X	X	X	X	1	DATA BUS – 3 STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS – 3 STATE

2. Cấu trúc phần mềm 8255A:

Do các port ra của 8255A được chia ra làm hai nhóm nên các từ điều khiển của 8255A cũng được chia ra làm hai nhóm.

• Các bit D2D1D0 dùng định cấu hình cho nhóm B:
  • Bit D0 dùng để thiết lập 4 bit thấp của port C, D0 = 0 – port C thấp là port xuất dữ liệu, D0 = 1 – port C thấp là port nhập dữ liệu.
  • Bit D1 dùng để thiết lập port B, D1 = 0 – port B là port xuất dữ liệu, D1 = 1 – port B là port nhập dữ liệu
  • Bit D2 dùng để thiết lập Mode điều khiển của nhóm B:
    • D2 = 0: Nhóm B hoạt động ở Mode 0.
    • D2 = 1: Nhóm B hoạt động ở Mode 1.
• Các bit D6D5D4 D3 dùng để thiết lập cấu hình cho nhóm A:
  • Bit D3 dùng để thiết lập 4 bit cao của port C, D3 = 0 – port C là port xuất dữ liệu, D3 = 1 – port C là port nhập dữ liệu.
  • Bit D4 dùng để thiết lập port A, D4 = 0 - port A là port xuất dữ liệu, D4 = 1 – port A là port nhập dữ liệu.
  • Bit D6D5 dùng để thiết lập Mode điều khiển của nhóm A:
    • D6D5 = 00: Nhóm A hoạt động ở Mode 0.
    • D6D5 = 01: Nhóm A hoạt động ở Mode 1.
    • D6D5 = 1X: Nhóm A hoạt động ở Mode 2.

Hình B.I.2. Mô tả cấu trúc từ điều khiển của 8255A

Hình B.I.3. Cấu hình của từ điều khiển Set/Reset bit INTE khi 8255A hoạt động ở Mode 1 hoặc Mode 2

4. Giao tiếp giữa vi xử lý với 8255A:

Giao tiếp giữa Microprocessor với 8255A gần giống như Microprocessor với bộ nhớ, chỉ có vài điểm khác biệt là:

Dung lượng giao tiếp I/O của Microprocessor thấp hơn so với bộ nhớ, với Microprocessor có 16 đường địa chỉ A15 – A0 để giao tiếp với bộ nhớ, khi giao tiếp với IO Microprocessor chỉ dùng 18 đường địa chỉ A7 - A0.

Các IC giao tiếp I/O có thể được thiết kế theo hai kiểu: kiểu I/O và kiểu bộ nhớ.

1. Giao tiếp kiểu I/O:

Khi thiết kế các IC giao tiếp theo kiểu I/O thì Microprocessor giao tiếp với

I/O thông qua 2 lệnh In Addr-port và Out Addr-port. Dữ liệu giao tiếp luôn chứa trong thanh ghi A. Địa chỉ port (Addr-port) có độ dài 8 bit.

Cũng giống như bộ nhớ. Vi xử lý có thể giao tiếp với nhiều vi mạch 8255A. Microprocessor dùng 8 bit địa chỉ thấp để giao tiếp với I/O, nếu xem mỗi một địa chỉ truy xuất 1 ô nhớ I/O thì Microprocessor có khả năng truy xuất 256 ô nhớ.

8255A có 2 đường địa chỉ để lựa chọn 3 port và một thanh ghi điều khiển và có xem tổng cộng là 4 ô nhớ thì số lượng IC 8255A có thể giao tiếp với Microprocessor là 64.

Ví dụ ta thiết kế giao tiếp Microprocessor với 4 IC 8255A với địa chỉ tùy ý. Tương tự giao tiếp bộ nhớ phải thiết lập bảng đồ I/O với 8 đường địa chỉ A7 – A0.

IC	A7	A6	A5	A4	A3	A2	A1	A0	Hex
8255A - 1	0 0	0 0	0 0	0 0	0 0	0 0	0 1	0 1	00 03
8255A - 2	0 0	0 0	0 0	0 0	0 0	1 1	0 1	0 1	04 07
8255A - 3	0 0	0 0	0 0	0 0	1 1	0 0	0 1	0 1	08 0B
8255A - 4	0 0	0 0	0 0	0 0	1 1	1 1	0 1	0 1	0C 0F

Ta thấy 8255A – 1 chiếm một vùng địa chỉ từ 00H đến 03H, địa chỉ của port A = 00H, địa chỉ của port B = 01H, địa chỉ của port C = 02H, địa chỉ của thanh ghi điều khiển = 03H .

…

Tương tự 8255A – 4 chiếm một vùng địa chỉ từ 0CH đến 0FH, địa chỉ của port A = 0CH, địa chỉ của port B = 0DH, địa chỉ của port C = 0EH, địa chỉ của thanh ghi điều khiển = 0FH .

b. Giao tiếp kiểu bộ nhớ:

Khi thiết kế giao tiếp 8255A với vi xử lý theo kiểu bộ nhớ; vế chức năng của 8255A không có gì thay đổi chỉ thay đổi về địa chỉ truy xuất. Kiểu I/O, địa chỉ của port thanh ghi có độ dài 8 bit, kiểu bộ nhớ, địa chỉ của port hay thanh ghi có độ dài 16 bit giống như bộ nhớ nên gọi là kiểu bộ nhớ.

Khi thiết kế I/O theo kiểu bộ nhớ thì mỗi port hay thanh ghi điều khiển của 8255A, được xem như là từng ô nhớ. Khi đó vi xử lý giao tiếp với 8255A giống như bộ nhớ và hai lệnh IN và OUT không còn tác dụng.

5. Ứng dụng của 8255A:

IC giao tiếp I/O 8255A có rất nhiều ứng dụng trong các hệ thống điều khiển dùng Microprocessor, 8255A đóng vai trò là IC giao tiếp giữa Microprocessor và đối tượng điều khiển.

Ứng dụng của 8255A là truyền dữ liệu, giải mã hiển thị, giải mã bàn phím. giao tiếp điều khiển tùy theo yêu cấu.

Vi điều khiển (Microprocessor) là IC chuyên về xử lý dữ liệu điều khiển theo một chương trình, chương trình do người lập trình soạn ra và nạp vào IC. Chương trình phải được lưu trữ trong một bộ phận nào đó, để Microprocessor nhận lệnh và thi hành, đôi khi trong lúc xử lý, chương trình của Microprocessor cần nơi để lưu trữ tạm thời dữ liệu chính của bộ nhớ. Các bộ nhớ của Microprocessor là các IC nhớ, các IC nhớ này có thể đọc dữ liệu ra, ghi dữ liệu vào hoặc chỉ đọc dữ liệu ra. Đôi khi bộ nhớ của Microprocessor không đủ để lưu trữ những thông tin cần thiết khi chạy chương trình, khi đó ta phải dùng kỹ thuật mở rộng bộ nhớ.

II. RAM 6264:

1. Sơ đồ chân:

Từ sơ đồ chân ta thấy các chân được chia thành 4 nhóm:

• Vcc, Gnd: chân nguồn.
• D0 – D7: chân dữ liệu.
• A0 – A12: chân địa chỉ.

2. Những đặc tính của RAM 6264:

• Thời gian truy xuất từ 55 ¸ 70ns.
• Dễ dàng mở rộng bộ nhớ với các chân CE1, CE2 và OE
• Tương thích ngõ vào và ngõ ra.
• Tự động giảm công suất tiêu thụ khi không được chọn.

3. Mô tả chức năng của RAM 6264:

6264 là một RAM tĩnh CMOS hiệu suất cao được tổ chức bởi 8192*8 bit, điện áp cung cấp là +5V, thời gian truy cập khoảng 150ns. Ngõ vào ra dữ liệu

...........................

LCALL DELAY

MOV P0,#00H

MOV P1,#11111101B

LCALL DELAY

MOV P0,#00H

MOV P1,#11111011B

LCALL DELAY

MOV P0,#02H

MOV P1,#11110111B

LCALL DELAY

DJNZ R1,LOOP18

RET

XUAT19:

MOV P2,#11011101B ;CHO DEN VANG 1 VA DEN DO 2 SANG

MOV R1,#00H

MOV R1,#250

LOOP19:

MOV P0,#01H

MOV P1,#11111110B

LCALL DELAY

MOV P0,#00H

MOV P1,#11111101B

LCALL DELAY

MOV P0,#00H

MOV P1,#11111011B

LCALL DELAY

MOV P0,#01H

MOV P1,#11110111B

LCALL DELAY

DJNZ R1,LOOP19

RET

XUAT20:

MOV R1,#00H

MOV R1,#250

LOOP20:

MOV P0,#00H

MOV P1,#11111110B

LCALL DELAY

MOV P0,#00H

MOV P1,#11111101B

LCALL DELAY

MOV P0,#00H

MOV P1,#11111011B

LCALL DELAY

MOV P0,#00H

MOV P1,#11110111B

LCALL DELAY

DJNZ R1,LOOP20

RET

DELAY:

MOV TMOD,#01H

MOV TH0,#HIGH(-1000)

MOV TL0,#LOW(-1000)

SETB TR0

JNB TF0,$

CLR TR0

CLR TF0

RET

END

KẾT LUẬN

Tóm tắt nội dung tập sách:

- Trong tập sách này phần đầu chúng em dùng để giới thiệu sơ lược về hoạt động của IC họ MCS-51 mà đại diện là IC 89C51 như các cấu trúc vi xử lý bên trong của IC này, các hoạt động truy xuất bộ nhớ ngoài, các thanh ghi điều khiển, các hoạt động Timer…

- Ngoài ra tập sách còn giới thiệu sơ lược về họat động của một số IC khác trong mạch, các hoạt động truy xuất, bảng trạng thái hoạt động, các đặc tính chung.v.v.. của các IC: 8255A, 74HC138, 74HC373, RAM 6264, 74LS247.

- Phần tiếp theo của tập sách chủ yếu giới thiệu về hoạt động của mạch Hướng dẫn giao thông, những vấn đề liên quan đến việc thi công cũng như tính toán mạch.

- Phần cuối cùng của tập sách được dùng để trình bày về phần mềm hay chương trình bên trong vi mạch cùng lưu đồ giải thuật của cả chương trình.

Ưu, khuyết điểm của mạch:

- Ưu: Dễ dàng thay đổi nội dung hiển thị, các Led hiển thị tương đối rõ.

- Khuyết: Hoạt động của mạch còn bị nhiễu, phần cứng và phần mềm phức tạp làm thời gian thi công kéo dài.

Hướng phát triển đề tài:

Có thể kết hợp thêm nhiều hệ thống khác nhau để thành một hệ thống hoàn chỉnh và có nhiều ứng dụng trong thực tiễn hơn. Có thể thay đổi mục đích sử dụng ban đầu của mạch bằng cách tháo rời mạch thành nhiều phần độc lập.

TÀI LIỆU THAM KHẢO

1. HỌ VI ĐIỂU KHIỂN 8051. Tác giả: I. Scott Mackenzie, Biên dịch: Tống Văn On, Hoàng Đức Hải.
2. CẨM NANG THỰC HÀNH VI MẠCH TUYẾN TÍNH, TTL/LS, CMOS. Tác giả: Huỳnh Đắc Thắng.
3. VI XỬ LÝ TRONG ĐO LƯỜNG VÀ ĐIỀU KHIỂN. Tác giả: Ngô Diên Tập.
4. CĂN BẢN VỀ ĐIỆN – ĐIỆN TỬ. Tác giả: Delton T. Horn, Biên dịch: Nguyễn Văn Khi.
5. LỊCH SỬ PHÁT TRIỂN, CÁC KHÁI NIỆM CƠ BẢN VỀ CẤU TRÚC CỦA VI XỬ LÝ. (ĐH QG Tp HCM, ĐH SP KT Tp HCM).
6. GIÁO TRÌNH LINH KIỆN ĐIỆN TỬ VÀ ỨNG DỤNG. Tác giả: TS. Nguyễn Viết Nguyên.
7. GIÁO TRÌNH ĐIỆN TỬ CÔNG NGHIỆP. Tác giả: Vũ Quang Hồi.

…

Sổ tay kĩ sư điện tử NXB Khoa Học Kĩ Thuật

Kĩ thuật truyền số liệu Nguyễn Hồng Sơn

Giới thiệu và chọn lựa phần cứng máy tính Nguyễn Công Bình